VHDL و Verilog هي لغات وصف الأجهزة ، وتستخدم لوصف وتعريف الدوائر المنطقية. تُستخدم عادةً لتصميم ASICs ولبرمجة FPGAs ، باستخدام البرامج بشكل أساسي لتحديد الأجهزة. ومع ذلك ، قام [تيم] بعمل شيء مبدع تمامًا ، حيث ابتكر أدوات لأخذ VHDL و Verilog وبصق تصميمات ثنائي الفينيل متعدد الكلور لمنطق منفصل.
نعم، أنت تقرأ بشكل صحيح. الفكرة الأساسية هي أخذ كود مصدر VHDL ، ثم عمل تخطيط ثنائي الفينيل متعدد الكلور ينفذ المنطق المطلوب باستخدام منطق الترانزستور المقاوم. من هناك ، يمكن شحن ملفات تصميم ثنائي الفينيل متعدد الكلور إلى الشركة المصنعة لتجميعها وتجميعها بجزء بسيط من تكلفة إنتاج ASIC حسب الطلب.
العيوب واضحة. مطلوب أطنان من الأجزاء المنفصلة الفردية ، وعقوبة الحجم سيئة للغاية ، ومن المؤكد تقريبًا أن استخدام الطاقة هو أوامر من حيث الحجم أعلى من القيام بنفس المنطق على ASIC أو حتى FPGA. أوه ، وكل شيء أبطأ بكثير أيضًا.
ومع ذلك ، باعتباره تمرينًا أكاديميًا أو لمجرد التسلية ، فهو عمل رائع. إن فكرة أنه يمكن للمرء تحديد دائرة منطقية معقدة والحصول على ثنائي الفينيل متعدد الكلور ينفذ المنطق الذي تم تهيئته بواسطة أدوات آلية هي فكرة رائعة ، ونريد بالتأكيد رؤية المزيد من هذا النوع من الأشياء.
لقد رأينا عملًا مشابهًا يتم إنجازه باستخدام توليف VHDL في تصميم منطقي من 74 سلسلة. إذا كنت تعمل على تطوير المنطق الرقمي الرائع الخاص بك ، تأكد من مراسلتنا على الخط!
[بفضل Yann Guidon لأجل الطرف!]
المصدر: https://hackaday.com/2021/11/13/using-vhdl-to-generate-discrete-logic-pcb-designs/