مخرب ترین روندهای بزرگی که امروزه صنعت شبکه ASIC را تحت تأثیر قرار می دهد شامل اینترنت اشیا (IoT)، ابر و شبکه های 4G/5G است. همه کارشناسان این صنعت موافق هستند از 2020 به 2025دهها میلیارد دستگاه متصل دادهها را جمعآوری کرده و آنها را در شبکههای نرمافزاری تعریفشده (SDN) به سیستم شبکه مبتنی بر ASIC ارسال خواهند کرد.
امروز، ما در عصری هستیم که در هر مکانی، هر گونه اتصال دستگاه، و در هر زمان محاسبات، از جمله برنامههای کاربردی برای خانوادهها، سیستمهای صنعتی، دوربینهای امنیتی، نظارت بر نوزاد، مراقبتهای بهداشتی، پوشیدنیها، اتومبیلها و موارد دیگر وجود دارد. صنعت نیمه هادی و بازیگران صنعت شبکه در این تحول هستند و به عنوان "حامیان" نسل بعدی عصر نوآوری اینترنت اشیا عمل می کنند.
به گفته یکی از مدیران عامل یکی از بزرگترین ارائه دهندگان راه حل های شبکه جهانی، "ابر بزرگترین روندی است که صنعت شبکه را تحت تاثیر قرار می دهد". این وظیفه شرکت های شبکه است که به اپراتورهای مخابراتی کمک کنند تا فضای ابری خود را تغییر دهند و رشد دهند و به شرکت ها کمک کنند تا مراکز داده خود را به ابر متصل کنند.
مجدداً، شرکتهای راهحل نیمهرسانا در طراحی و ساخت ICها، پردازندههای تعبیهشده، تراشههای فیلم نازک کمهزینه و سایر ابزارهای شبکهای مشغول هستند که به تحقق پتانسیل تجاری ابر برای پشتیبانی از راهحلهای شبکه کمک میکنند. مشتریان راهحلهای شبکهای پیشرفته را طلب میکنند که در سال 2020 و پس از آن در برابر الزامات زیرساخت ابری خارقالعاده مقاومت خواهند کرد.
باید در نظر داشت که اگرچه صنعت شبکه های نیمه هادی چالش های جدیدی را به منظور بهبود قدرت، عملکرد و منطقه ارائه می کند. نقطه عطف کلیدی در در حال توسعه ASIC است که آن را طبق برنامه انجام می دهد. در طراحی تراشه، پارتیشن بندی، استفاده از هندسه، مسیریابی/توزیع منابع، و اجرای بلوک دارای مجموعه ای از چالش های خاص خود است و در بسته شدن تایید فیزیکی کیفیت هر بلوک، قابلیت اطمینان زیادی وجود دارد. تکنیکها/جریان موجود برای برآورده کردن این بررسیهای اضافی به اندازه کافی خوب نیستند. چکهای PDV مانند DRC به دلیل معرفی بیشتر الگوهای دوگانه افزایش یافتهاند.
همچنین، برنامه ریزی توان به دلیل ولتاژ عملیاتی کمتر، IR و EM مورد نیاز حیاتی تر شده است. به دلیل فرکانس کاری بالاتر و استفاده بیشتر از سلول، افت IR دینامیک افزایش خواهد یافت. جریان/تکنیکهای موجود که برای امضای طرح مورد استفاده قرار گرفتهاند، خواه همه یا برخی از آن در گرههای فناوری پایینتر قابل اجرا باشند. مهندسان باید تأیید کنند که چه نوع بررسی هایی لازم است. اجازه دهید نگاهی به زمان بندی بسته شدن، بسته شدن پی دی وی، تست و بسته بندی چالش ها و تکنیک ها بیندازیم که می توان از آنها برای نشان دادن طراحی به روشی کارآمد استفاده کرد.
چالش ها:
(الف) برنامه ریزی قدرت
برنامه ریزی نیرو حیاتی ترین و مهم ترین مرحله هر طراحی است. برنامه ریزی خوب برق از مشکلات IR و EM جلوگیری می کند. در گره تکنولوژی پایین تر، با افزایش متراکم شدن طرح، با افزایش انباشته شدن لایه های فلزی، اهمیت بیشتری پیدا کرده است. همچنین ضخامت لایه پایین کمتر شده است. در هندسه پایین تر، ولتاژ کار نیز پایین آمده است. بنابراین، برنامه ریزی قدرت باید قوی باشد برای IR و EM بهتر. در گره تکنولوژی پایین تر، تعداد لایه های via بیشتر خواهد بود. این مقدار زیاد از طریق پشته می تواند مشکلاتی را در مسیریابی سیگنال ایجاد کند. بنابراین به جای یک پشته تکی، میتوانیم آن را با لایههای توان متوسط تقسیم کنیم. این به ما این امکان را می دهد که از منابع مسیریابی به طور موثر استفاده کنیم و نیرو را به طور موثر توزیع کنیم. امروزه تقریباً همه دستگاهها از تکنیکهای پاور گیت و منبع تغذیه سوئیچ (SPS) برای مدیریت برق استفاده میکنند. در تکنیک SPS، توزیع سلول های قدرت یکنواخت است و مساحت تمام std را پوشش می دهد. منطق سلولی برای ایجاد حوزه های قدرت، امکان پارتیشن بیشتر شبکه برق سوئیچ شده وجود دارد که به هندسه گیت برق بستگی دارد.
در طراحی خود از تقویت PG همراه با تکنیک هایی که در ابتدای این بخش توضیح داده شد استفاده کرده ایم. همانطور که می دانیم لایه های پایین تر مقاومت بیشتری دارند، از این رو تقویت در آن لایه ها به IR کمک زیادی می کند. فقط با تقویت VIA3/VIA5/VIA1 می توانیم حداکثر 2-3 میلی ولت را بدست آوریم که بستگی به تعداد vias اضافه شده دارد.
(ب) IR/EM
دو نوع افت IR وجود دارد که مورد توجه قرار می گیرد. افت ولتاژ متوسط را می توان به عنوان یک افت IR استاتیک برای طراحی در نظر گرفت. در حالی که سوئیچینگ سلول ها منجر به افت پویا IR می شود. در گره با تکنولوژی بالاتر، به دلیل وجود کافی ظرفیت جداسازی، افت مادون قرمز استاتیک در آنالیز سیگنال آف مفید بود. در حالی که افت مادون قرمز پویا زمانی ایجاد میشود که مقادیر زیادی منطق در یک زمان سوئیچ میشود، که به درخواست جریان اوج تبدیل میشود.
علاوه بر روش مرسوم حل IR، ما در طراحی خود از قرار دادن IR آگاه به عنوان راه حل استفاده کرده ایم. بافرها/اینورترهای قرار داده شده در کانال منبع اصلی افت مادون قرمز به ویژه طرح های تحت سلطه تغذیه هستند. تنها چالش این است که بلوک باید مساحت کانال کافی برای پخش سلول ها را داشته باشد.
(ج) زمان بندی و PDV
بررسی زمان بسیار مهم و مهم برای علامت گذاری است. این شامل نقض انتقال، راهاندازی، نگهداشتن، عرض پالس حداقل، بررسی دروازههای ساعت و غیره است. در هندسه پایینتر، طراحی روز به روز پیچیدهتر میشود، بنابراین زمانبندی بسته شدن دشوار شده است. ما همچنین در طراحی خود با برخی مشکلات زمان بندی مواجه شده ایم. به طور دقیق تر، در نقض زمان بندی، طراحی بحرانی راه اندازی داریم و همچنین حداکثر trans، max_cap، min_pulse_width مانند DRV ها مطابق جدول 1 نقض می شوند. تعداد مسیرهای نقض برای راه اندازی 350 بوده و WNS -356 ps در PT است. ابزار قبل از حل تخلفات هولد خیلی تحت تاثیر قرار نمی گیرد، فقط 20 مسیر نقض شده است. با توجه به محدودیت های ابزار، برای رفع این تخلفات، الگوریتمی را که در قسمت جریان ECO به آن خواهیم پرداخت. ما بیشتر بر روی اندازه سلول و تعویض Vt تمرکز کردهایم زیرا درج بافر باعث افزایش مساحت و همچنین تأثیر بر مسیریابی طراحی میشود. ابزار قادر به حل تخلف در مسیر ساعت نیست زیرا روی لمس نکردن تنظیم شده است، ما از بافر جفت اینورتر در مسیر برای بهبود زمان بندی راه اندازی استفاده کرده ایم. هنوز یک مسیر وجود دارد، مسیر mem به reg، که حل آن با ابزار یا دستی بسیار حیاتی است. نقض Max_trans و Max_cap نیز رعایت شده است. پس از رفع اشکال ECO PT ابزار زمانی که اجرای مسیر eco در ابزار ICC انجام میشود، راهاندازی با 30 ثانیه مواجه شده است و میتواند پس از حل مسیر In to Reg و Reg to Out با استفاده از استراتژیهای مشابه، طرح را با موفقیت ببندد.
پارامترهای | قبل از هزینه | بعد از هزینه |
---|---|---|
max_Transition | 5.140 (پنجم) | 0.00 (MET) |
max_fanout | 0.00 (MET) | 0.00 (MET) |
max_cap | 1.275 (پنجم) | 0.00 (MET) |
عرض_نبض_min | 141.677 (V) | 141.677 (پنجم) |
حداقل_دوره | 0.287 (MET) | 0.00 (MET) |
پارامترهای مسیر REG2REG | قبل از (ns) | بعد از (ns) |
---|---|---|
راه اندازی WNS | -0.356 | -0.010 |
NVP | 350 | 1 |
WNS نگه دارید | -0.0027 | 0.00 |
NVP | 20 | 0 |
جدول 1 نتایج زمان بندی
برای گره فناوری پایین تر، بررسی های PDV افزایش یافته است. سلول های فیزیکی اضافی وجود دارد که باید برای برآورده کردن الزامات بررسی فیزیکی مورد استفاده قرار گیرند. به دلیل الگوبرداری دوگانه، بررسی های DRC مربوط به الگوبرداری دوگانه مانند چرخه فرد افزایش یافته است. همچنین، تجزیه و تحلیل بازده باید برای گره های با تکنولوژی پایین تر انجام شود.
راه حل های چالش های فوق:
جریان STA
تحلیل زمان بندی ایستا روش بسیار مهم و سریع تری برای تجزیه و تحلیل/تأیید تمامی مسیرهای زمان بندی در مراحل مختلف طراحی است. سایر روشهای تحلیل زمانبندی مانند شبیهسازی میتوانند بخشی از طراحی را که برای آن محرک ارائه میکنیم، تأیید کنند. تأیید همه آن مسیرهای زمانبندی با میلیاردها دروازه بسیار کند است و ما نمیتوانیم زمانبندی را به طور کامل تأیید کنیم. شکل 3 جریان STA پایه را با تمام ورودی های مورد نیاز و همچنین خروجی هایی که به ابزار PNR برای حل تخلفات زمان بندی و DRV ها تغذیه می شوند را نشان می دهد. ابزار STA مانند Prime Time توسط Synopsys به فایلهای فهرست شبکه سطح دروازه، SDC، SPEF، SDF، کتابخانه به عنوان ورودی نیاز دارد. خروجی گزارشهای زمانبندی و فایل tcl ECO خواهد بود که به ابزار PNR داده میشود تا در طراحی با نقضهای زمانبندی حلشده و DRV پیادهسازی شود.
ECO FLOW
برای رفع تخلف پس از اجرای فیزیکی طرح، از دستور تغییر مهندسی استفاده می شود. Eco flow برای بهبود زمانبندی، DRV، قدرت، منطقه و سایر محدودیتها در هر مرحله مانند قرار دادن پست، پست cts، مسیریابی پست استفاده میشود. دو نوع اکو وجود دارد، اکو تمام لایه و اکو سیلیکون فریز. تولید ماسک به طور کلی پس از تمام لایه های ECO انجام می شود. به منظور کاهش هزینه قابل توجه پس از مرحله tapeout، اکو فلز/پایه (سیلیکون) در تولید ماسک انجام می شود. الگوریتم یا تکنیکهای حل نقض با استفاده از جریان ECO که استفاده کردهایم در شکل 4 نشان داده شده است. به عنوان ورودی، گروههای مسیر و تعداد تکرارها را ثابت میکنیم. پس از آنالیز مسیر زمانبندی، شلی <0 را بررسی میکنیم. برای هر مسیر نقض کننده، باید تاخیر سلول را بررسی کنیم. در جریان، ابتدا DRV ها را حل می کنیم و سپس زمان بندی.
اساساً چهار روش وجود دارد که می تواند برای حل زمان بندی مانند اندازه سلول، تعویض VT، درج بافر و استفاده از جفت بافر اینورتر در شبکه ساعت استفاده شود. در روش اندازهگیری سلول، میتوانیم قدرت محرکه فعلی سلول مسیر نقضکننده را استخراج کنیم و وجود سلول با قدرت محرکه بالاتر یا سلول lib جایگزین را برای جایگزینی سلول به منظور بهبود زمانبندی بررسی کنیم. اگر چنین سلول جایگزین یا با قدرت درایو بالاتر در کتابخانه موجود نباشد، میتوانیم به سراغ روش دوم یعنی تعویض VT برویم. در تعویض VT ما سلول های ترکیبی را grep می کنیم و VT آن ها را با ULVT عوض می کنیم، که منجر به بهبود زمان بندی نیز می شود. روش سوم درج بافر برای شکستن شبکه طولانی است که بر ظرفیت شبکه و در نتیجه تاخیر سلولی تأثیر می گذارد. بعد از اینکه تمام رفع eco انجام شد، میتوانیم دادههای اکو نهایی را در ابزار PNR اجرا کنیم. همین جریان ECO در طراحی ما پیاده سازی شده است، نتایج و اثرات در بخش زمان بندی و چالش های پی دی وی مورد بحث قرار گرفته است.
چالش های دیگر:
(الف) تست تعداد پین کم کاهش یافته است
با توجه به کوچک شدن اندازه تراشه به 28 نانومتر، 16 نانومتر، 7 نانومتر و بیشتر، حتی تعداد پینهای ورودی/خروجی روی پردازنده افزایش مییابد که در آن چندین نوع الگوی آزمایشی (که گیتهای منطقی بیشتری باید آزمایش شوند) در چرخههای آزمایشی متعدد اعمال میشوند. دستیابی به کیفیت تست بالا برای محدود کردن استفاده از تعداد پینها و کاهش زمانبندی کلی تست به شیوهای کارآمدتر، مهندسان DFT به تکنیکهای آزمایشپذیری جدید روی آوردهاند تا روی تعداد فزایندهای از پینها اعمال شوند و الگوها را به شیوهای کارآمد اسکن کنند. مانند کاهش تعداد پین تست (RPCT) و همچنین به حداکثر پوشش خطا دست می یابد.
تست کاهش تعداد پین کم راه حلی موثر است که امکان استفاده از الگوهای تست سرعت را با استفاده از تسترهای کم هزینه که بسیار محدود هستند به منظور دستیابی به پوشش خطا و زمان آزمایش پیاده سازی با کمترین تأثیر بر طراحی، می دهد.
(ب) پیچیدگی بسته بندی
نقش اولیه بسته بندی صرفاً محافظت از تراشه های داخل آن بود، اما بسته بندی به اندازه توسعه یک SoC (ASIC) پیچیده پیچیده می شود.
در فرآیند تولید نیمه هادی، بسته بندی تراشه یکی از حیاتی ترین عناصر است که با نوآوری و پیچیدگی و به ویژه با کاهش اندازه ترانزیستور همراه شده است. در حین بسته بندی، گره های با تکنولوژی پایین تر تحت دو حالت قرار می گیرند: الف) نشت بسته بندی مهر و موم شده. ii) سیگنال های منطقی هنگام تماس کاهش می یابند. این گرهها از ابتدا تا انتها تحت فعالیتهای بستهبندی حیاتی قرار میگیرند که شامل: بستهبندی در سطح ویفر (اچ کردن لیتوگرافی و عایق)، ضربه زدن، فنآوری، انباشتن تراشهها، و سایر تکنیکهایی است که به تراشههای با فاکتور کوچک برای سرعت بالا کمک کردهاند. عملکردی که مشتری در الکترونیک موبایل و سایر فناوری ها انتظار دارد.
نتیجه
با گذشت زمان، در فناوری پایینتر، ضخامت، گام و ارتفاع سلول کاهش یافته است که پیچیدگی جدیدی را در برنامهریزی نیرو ایجاد کرده است. همچنین به دلیل آن، IR/EM، زمانبندی، PDV، کاهش تعداد پین کم تست و چالشهای پیچیدگی بستهبندی را معرفی کرده است. پس از پشت سر گذاشتن این چالشها PNR، جریان زمانبندی، تعداد پینها و بستهبندی سفارشیسازی شدهاند که به ما کمک میکند تا چالشهای نشانهگذاری فناوری پایینتر را کاهش دهیم. تا کنون تمام چالشها و راهحلهای آن را برای بسته شدن طراحی مورد بحث قرار دادهایم تا بتوانیم آن را طبق برنامه زمانبندی کنیم، که نقطه عطف کلیدی برای دستیابی به توسعه هر ASIC است. اگر به دنبال کمک طراحی ASIC کم مصرف هستید، ما اینجاییم تا کمک کنیم!
نویسندگان:
- حساب
- فعالیت ها
- الگوریتم
- تحلیل
- کاربرد
- برنامه های کاربردی
- محدوده
- اسم
- دسترس پذیری
- عزیزم
- بزرگترین
- بیت
- کسب و کار
- دوربین
- اتومبیل
- ایجاد می شود
- به چالش
- تغییر دادن
- چک
- تراشه
- چیپس
- مشتریان
- بسته شدن
- ابر
- زیرساخت های ابری
- جمع آوری
- شرکت
- محاسبه
- دستگاه های متصل
- اتصال
- کمک
- جاری
- داده ها
- مرکز داده
- مرکز دادهها
- تاخیر
- تقاضا
- طرح
- دستگاه ها
- حوزه
- رانندگی
- قطره
- در اوایل
- لبه
- موثر
- الکترونیک
- مهندسی
- مورد تأیید
- و غیره
- اعدام
- کارشناسان
- تغذیه
- انجیر
- شکل
- فیلم
- نام خانوادگی
- رفع
- جریان
- منجمد
- گیتس
- هندسه
- جهانی
- خوب
- بزرگ
- توری
- شدن
- در حال رشد
- بهداشت و درمان
- اینجا کلیک نمایید
- زیاد
- نگه داشتن
- چگونه
- HTTPS
- بزرگ
- ICS
- تأثیر
- از جمله
- افزایش
- صنعتی
- صنعت
- شالوده
- ابداع
- اینترنت
- اینترنت از چیزهایی که
- اینترنت اشیا
- مسائل
- IT
- کار
- کلید
- رهبری
- سطح
- کتابخانه
- طولانی
- عمده
- مدیریت
- تولید
- ماسک
- فلز
- موبایل
- نظارت بر
- خالص
- شبکه
- شبکه
- شبکه
- گره
- عملیاتی
- سفارش
- دیگر
- بسته بندی
- کارایی
- برنامه ریزی
- قدرت
- محافظت از
- کیفیت
- كاهش دادن
- گزارش ها
- مورد نیاز
- منابع
- نتایج
- مسیر
- دویدن
- اسکن
- تیم امنیت لاتاری
- نیمه هادی
- تنظیم
- اشتراک گذاری
- شبیه سازی
- اندازه
- شل
- So
- مزایا
- حل
- انشعاب
- گسترش
- صحنه
- شروع
- محرک
- عرضه
- پشتیبانی
- گزینه
- سیستم
- سیستم های
- فن آوری
- پیشرفته
- مخابراتی
- آزمون
- تست
- بلوک
- زمان
- لمس
- دگرگونی
- us
- تایید
- پوشیدنی
- بازده