एंटीना प्रभाव उल्लंघन और 16nm प्रौद्योगिकी नोड डिजाइन में उनके समाधान

1. परिचय

अपने प्रसंस्करण के दौरान एक एकीकृत सर्किट के पृथक नोड्स में चार्ज संचय के प्रभाव को एंटीना प्रभाव के रूप में जाना जाता है। इस प्रभाव को प्लाज्मा प्रेरित क्षति के रूप में भी जाना जाता है। संचित शुल्कों का निर्वहन, जो ट्रांजिस्टर के पतले गेट ऑक्साइड के माध्यम से किया जाता है, यह चिप को नुकसान पहुंचा सकता है और इसके प्रदर्शन को कम कर सकता है। निर्माण प्रक्रिया के दौरान, हमें वफ़र से अवांछित ऑक्साइड परत को बाहर निकालने की ज़रूरत होती है, जो प्लाज्मा नक़्क़ाशी का उपयोग करके किया जा सकता है। प्लाज्मा में नक़्क़ाशी के लिए उच्च ऊर्जावान आयन और कट्टरपंथी होते हैं जो इंटरकनेक्ट द्वारा एकत्र होते हैं। चार्ज संचय की मात्रा इंटरकनेक्ट के सतह क्षेत्र पर निर्भर करती है। ये एकत्रित आयन इंटरकनेक्ट की क्षमता को बढ़ाते हैं और यदि इंटरकनेक्ट गेट से जुड़ा हुआ है, तो इंटरकनेक्ट द्वारा एकत्रित चार्ज की मात्रा के आधार पर चार्ज संग्रह को संतुलित करने के लिए गेट ऑक्साइड के माध्यम से एक जल निकासी मार्ग का निर्माण किया जा सकता है। जल निकासी पथ या तो गेट ऑक्साइड को तोड़ सकता है, जिससे डिवाइस को स्थायी नुकसान हो सकता है। इंटरकनेक्ट के प्लाज्मा नक़्क़ाशी के दौरान, प्लाज्मा से सकारात्मक आयनों और तटस्थ प्रजातियों को इंटरकनेक्टर पर हमले मिलते हैं जो इंटरकनेक्ट द्वारा एकत्र किए जाते हैं, इसलिए यदि गेट से जुड़े इंटरकनेक्ट का क्षेत्र काफी बड़ा है, तो इंटरकनेक्ट या पॉली सिलिकॉन की संभावना हो सकती है काफी बड़ा है कि यह गेट ऑक्साइड को तोड़ सकता है।

2. नक़्क़ाशी

नक़्क़ाशी का तात्पर्य वेफर सतह से सामग्री को हटाने से है। नक़्क़ाशी के दो मुख्य प्रकार हैं:

• गीली नक़्क़ाशी: वफ़र को एक रासायनिक घोल (रसायनों के मिश्रण) में डुबोया जाता है। वेफर सतह और सामग्री को हटाने में मदद करने वाले वेटर के बीच एक रासायनिक प्रतिक्रिया होती है।
• सूखी नक़्क़ाशी: इसमें प्लाज़्मा या वगैरह गैसे अवांछित सामग्री को हटाती हैं। यह प्रतिक्रिया जो कण बीम या रासायनिक प्रतिक्रिया की उच्च गतिज ऊर्जा का उपयोग करके की जा सकती है।

3. प्लाज्मा नक़्क़ाशी

इस प्रक्रिया में, रासायनिक वगैरह को गैस के चरण में पेश किया जाता है। सिलिकॉन ऑक्साइड नक़्क़ाशी के लिए, CF4 (टेट्रफ्लुओरोमेथेन) का उपयोग किया जाता है। एक कक्ष में, दो इलेक्ट्रोड होते हैं; एक एक वेफर और एक बहुत ही उच्च विद्युत क्षेत्र है जो इन दोनों इलेक्ट्रोड के बीच बनाया गया है। गैस शुरू करने से पहले कक्ष को पहले खाली कर दिया जाता है। रेडियो फ्रीक्वेंसी इलेक्ट्रोड का उपयोग तब प्लाज्मा उत्पन्न करने के लिए किया जाता है जो गैस को आयनित करता है। यह आयनित गैस ऑक्साइड परत पर हमला करती है और परत को हटा देती है।

जब उच्च ऊर्जावान आयन बीम को लक्ष्य पर बमबारी करते हैं जो उजागर सतह से सामग्री के हिस्से को नापसंद करते हैं।

4. एंटीना उल्लंघन का पता लगाने का प्रवाह: इनपुट और आउटपुट।

• एंटीना नियम: फाउंड्री एंटीना नियम फ़ाइल प्रदान करता है, जिसका पालन किया जाना चाहिए चिप लेआउट डिजाइन के दौरान। एंटीना नियमों में सबसे आम नियम एंटीना अनुपात है जैसा कि अंजीर में दिखाया गया है। एंटीना अनुपात गेट के गेट से जुड़े धातु क्षेत्र का अनुपात है। एंटीना क्षेत्र / गेट क्षेत्र <अधिकतम एंटीना अनुपात

• एंटीना उल्लंघन: लंबी धातु रेखाएं और Vias एंटीना उल्लंघन का परिचय देते हैं। ऐन्टेना नियम धातु लाइन क्षेत्र के अनुपात से जुड़े फाटकों के क्षेत्र के लिए अधिकतम सहिष्णुता को निर्दिष्ट करता है। वीएलएसआई प्रक्रिया सब्सट्रेट, डिवाइस लेयर और फिर मेटल लेयर्स से शुरू होता है। Etch प्रक्रिया धातु की परतों पर विद्युत आवेशों का निर्माण करती है। ये चार्ज उच्च वोल्टेज स्पाइक का कारण बनते हैं, जो धातुओं से जुड़े फाटकों को नुकसान पहुंचा सकते हैं। गेट क्षेत्र चैनल की लंबाई और चैनल चौड़ाई का गुणन है। एंटीना समस्या मेटल लाइन के निचले क्षेत्र और पैरामीटर के कारण है। एंटीना के उल्लंघन में वाया और संपर्क भी योगदान देता है। सिस्टम-ऑन-चिप डिज़ाइन में तीन प्रकार के एंटीना उल्लंघन हैं:
  • धातु क्षेत्र एंटीना नियम: कनेक्टेड गेट क्षेत्र के लिए धातु लाइन क्षेत्र के अनुपात की अधिकतम सीमा।
  • परिधि एंटीना नियम: धातु लाइन परिधि से जुड़े फाटकों के अनुपात की अधिकतम सीमा।
  • वाया या संपर्क क्षेत्र: जुड़े फाटकों के क्षेत्र के माध्यम से या संपर्क क्षेत्र के अनुपात की अधिकतम सीमा।

प्रत्येक धातु की परत में उपरोक्त एंटीना नियमों का उल्लंघन चिप टेप से पहले तय किया जाना है। अंजीर 3 एक पाली गेट से जुड़े धातु के एक टुकड़े के डिजाइन लेआउट को दर्शाता है। गेट लंबाई और गेट की चौड़ाई और गेट क्षेत्र के लिए L और W के साथ पॉली गेट W * L है। आंकड़ा के लिए परिधि ऐन्टेना अनुपात निम्नानुसार परिभाषित किया गया है:

आर = (पी * टी) / (डब्ल्यू * एल)

अंजीर 3 में, पी धातु के लिए परिधि की लंबाई का योग है जैसा कि चित्र में दिखाया गया है। टी धातु की मोटाई है। डब्ल्यू और एल गेट की चौड़ाई और गेट की लंबाई है। परिधि ऐन्टेना नियम आर के लिए ऊपरी सीमा को निर्दिष्ट करता है। यदि हम गेट या एल को बढ़ाते हैं या धातु लाइन के लिए पी घटाते हैं, तो अनुपात आर कम हो जाता है। प्रत्येक धातु परत की प्रक्रिया विनिर्देशों के आधार पर आर के लिए विभिन्न ऊपरी सीमा हो सकती है।

5. एंटीना रोकथाम

एंटीना उल्लंघन को ठीक करने की तकनीक निम्नानुसार है:

• उच्च धातु परत पर रूटिंग: लंबी धातु को उच्च धातु मार्ग की परत पर ले जाया जा सकता है। इसे मेटल जंपिंग के नाम से जाना जाता है। यह धातु कूद आमतौर पर लोड के पास किया जाता है। यह धातु कूद लंबी इंटरकनेक्ट को तोड़ देगा और इसलिए लंबे इंटरकनेक्ट पर एकत्र किया गया चार्ज गेट ऑक्साइड के माध्यम से डिस्चार्ज नहीं होगा क्योंकि उच्च धातु की परत अभी तक गढ़ी नहीं गई है। यह समाधान उच्च धातु की परत पर रूटिंग भीड़ को बढ़ा सकता है (देखें fig4।)
• क्षेत्र के माध्यम से कम करें: क्षेत्र के माध्यम से बड़े भी प्रक्रिया एंटीना उल्लंघन में परिणाम। मल्टी-कट vias को डबल-कट के माध्यम से या डबल-कट vias को एकल-कट क्षेत्र को कम करने के माध्यम से परिवर्तित करना। यह इस तरह के रूप में गंभीर विश्वसनीयता मुद्दों को लागू कर सकता है इलेक्ट्रोमाइग्रेशन.
• डायोड प्रविष्टि: डायोड धातु पर संचित शुल्कों को नष्ट करने में मदद करता है। धातु के निम्न स्तर पर डिवाइस के गेट के पास डायोड को यथासंभव रखा जाना चाहिए। गेट इलेक्ट्रोड से एक डायोड कनेक्ट करना जो धातु की परत पर मौजूद स्थिर चार्ज के लिए एक निर्वहन मार्ग प्रदान करता है। डायोड को हमेशा रिवर्स बायस में जोड़ा जाना चाहिए, गेट इलेक्ट्रोड से जुड़े कैथोड के साथ और जमीन की क्षमता से जुड़ा एनोड।

6। आवेदन:

चिप 16 एनएम तकनीक पर है जो 1GHZ पर संचालित की जा रही है और इसका आकार है 7900.0 एक्स 3244.0

हमने इस पर काम करते समय कुछ एंटीना उल्लंघन का सामना किया।

• क्षेत्र: उस क्षेत्र के कारण उल्लंघन जो उच्च धातु पर रूट किया गया था चलो M8 और M9 और इसके नेट पर क्रमशः कहते हैं। यह उच्च धातु मार्ग परत M8 और M9 से निचली धातु मार्ग परत को मार्ग बदलने के द्वारा क्रमबद्ध किया गया था मान लीजिए कि M6 और M7। जैसा कि अंजीर में दिखाया गया है और क्षेत्र के माध्यम से अंजीर 5 को कम किया जाता है।
• धातु क्षेत्र: लंबे धातु मार्ग की परत के कारण उल्लंघन मान लें कि यह M8 पर है, जिसे इस परत को तोड़कर और लोड के पास जम्पर डालकर जुड़ा हुआ था। इसे लोड के पास डायोड (उलट बायेड) डालकर भी हल किया जा सकता है।

के माध्यम से89_1
क्षेत्र के माध्यम से: 0.219

Via67_Long_H
क्षेत्र के माध्यम से: 0.0168

7। निष्कर्ष:

इस ब्लॉग में, लेखक ने प्लाज्मा नक़्क़ाशी के कारण ऐन्टेना प्रभाव के बारे में चर्चा की और फाउंड्री द्वारा प्रदान किए गए डिज़ाइन जीडीएस और ऐन्टेना नियम फ़ाइल की तुलना करके एंटीना प्रभाव की पहचान करने के लिए उपयोग किए जाने वाले विभिन्न पीवी उपकरण। और डायोड को जोड़कर, ऊपरी धातु की परत को रूट करना और क्षेत्र के माध्यम से कम करना, एंटीना उल्लंघन को हल कर सकता है।

प्रयुक्त उपकरण: आईसी सत्यापनकर्ता, ICC2

संदर्भ

[१] पीटर एच। चेन और सुनील मलकानी, चुन-मौपेंग, जेम्स लिन, डायनेमिक डायोड ड्रोपिंग और जम्पर इनसिन द्वारा फिक्सिंग एंटीना समस्या।

[२] जीन-पियरे काररे, जीन-क्लाउड ओबेरलिन, सिल्वी ब्रुयेर, पॉल फेर्रेइरा प्लाज्मा को अल्ट्रा-थिन गेट ऑक्साइड में ढांकता है जो ढांकता हुआ बयान प्रक्रियाओं से प्रेरित है: मुख्य तंत्र और लक्षण वर्णन तकनीक पर एक अवलोकन।

उपमा पवन कुमार & सुनंदन चौबे

सौजन्य से: डिजाइन और पुन: उपयोग। Com

स्रोत: https://www.einfochips.com/blog/antenna-effect-in-16nm-technology-node/