市場分析レポート-16-jul-2021.png

地理空間外れ値の検出

ソースノード: 1858387

ダイのテスト結果をウェーハ上の他のダイと比較すると、外れ値を特定するのに役立ちますが、そのデータを外れ値の正確な位置と組み合わせると、何がうまくいかないのか、その理由をより深く理解できます。

外れ値検出の主なアイデアは、ウェーハ上の他のすべてのダイとは異なるダイの中または上にあるものを見つけることです。 ダイの隣人のコンテキストでこれを行うことは、最先端の歩留まりおよびテスト管理データ分析プラットフォームによって容易になりましたが、それでも複雑になる可能性があります。 ネイバーの定義でさえ変わる可能性があります。

ウェーハの空間的変動は、歩留まりの問題を特定して解読するためにしばらくの間使用されてきましたが、主に現場での故障の事後分析に使用されてきました。 製品および品質エンジニアは、特にセーフティクリティカルまたはミッションクリティカルなアプリケーションで、この合格/不合格テストの決定をますます適用しています。これは、部品平均テスト(PAT)に基づく単純な外れ値検出技術には、歩留まり/品質/コストの三角形のバランスを効果的にとるためのローカリゼーションがないためです。 。

PATを超える手法は、複数の測定、合格/不合格の区別に焦点を当てるためのテスト結果の算術演算、および地理空間関係に依存しています。 ただし、地理的な場所と関連するテスト結果にも追加のエンジニアリングリソースが必要なため、高度なノードや、品質と信頼性が不可欠なアプリケーションでは、コストが上昇しています。

「アルミニウムと銅の相互接続や従来の高K金属ゲートなど、テクノロジーに大きな変化をもたらすたびに、これまでに見たことのない新しいものが生まれます」とケンバトラー氏は述べています。アドバンテストアメリカの戦略的ビジネスクリエーションマネージャー。 「主要なテクノロジーのシフトとジオメトリの縮小に伴い、単純な統計から離れる必要性がますます高まっています。なぜなら、統計はもはや削減されていないからです。」

ダウンストリームの障害を特定することを目的として、製品エンジニアは、バーンイン障害をスクリーニングするために、ウェーハテストで外れ値ベースの検出技術に目を向けてきました。 そして、テストエスケープ用の画面を開発するとき、彼らは当然これらの外れ値検出技術に目を向けました。 これは、外れ値のテスト手法を一貫して適用する自動車チップメーカーの標準的な手法であり、多くの場合、新しい方法を開拓してきました。 現在、他の業界セクターは、外れ値検出技術へのより積極的なアプローチを採用しています。

「外れ値の検出はテストエスケープを封じ込める効果的な対応かもしれませんが、自動車、医療、航空宇宙だけでなく、多くの市場セグメントでより高い発信品質を達成するために、製品ライフサイクルの早い段階でテストプロセスに外れ値の検出を設計する顧客が増えています。」 PDFSolutionsのExensioソリューションのディレクターであるGregPrewitt氏は述べています。

ダイの位置:x、y、z
地理空間外れ値検出技術では、合格/不合格の決定を行う際にダイとその隣接物のテスト結果をすべて考慮する必要があるため、ウェーハテストの後に分析が行われます。 これには追加の計算を実行する必要があり、歩留まり/テストデータ分析ソリューションはこれらの計算をサポートします。 これは、IDM独自のシステム、またはIDM、ファウンドリ、またはファブレス企業が使用するサードパーティのソリューションである可能性があります。 特定の手法に応じて、定義された近傍は異なります。 多くの場合、これらは直感的に理解できます。 しかし、「ネイバー」の定義は、高度なCMOSプロセスノードでは複雑になる可能性があり、「ネイバーフッド」のはるかに微妙な定義が必要になります。

ウェーハ全体で均一なデバイス処理を行うという業界の取り組みにもかかわらず、半導体製造プロセスの性質により、複数の製造メトリックに反映される地理的パターンが生成されます。 エッジダイは、ウェーハの中央にあるダイよりも歩留まりが低くなります。 フォトレジストの回転により、放射状のゾーンが生じます。 リソプロセス中に、マルチダイレチクルのすべてのダイにわたって焦点の微妙な不均一性が存在する可能性があります。

フィーチャーサイズが小さいほど、これらの微妙な影響はより容易に現れ、ウェーハテストおよびその後の製造ステップでのダイの故障パターンに現れます。 現在、エンジニアはこれらのパターンを使用して、デバイスの合格/不合格に関する決定を下しています。


図1:ウェーハ上の同心円と放射状パターン。 出典:Semiconductor Engineering / Anne Meixner

欠陥のあるデバイスのテストでは、欠陥はランダムと体系に分類されることがよくあります。 半導体プロセスの地理的性質と欠陥密度の管理の強化により、焦点が系統的な欠陥に移り、ウェーハ上の地理空間的関係と製造プロセスが役割を果たしています。

シノプシスのシリコンライフサイクル管理の研究開発ディレクターであるDirkde Vriesは、次のように述べています。 「したがって、製造からのプロセスのばらつきが存在し、ほとんどすべてに空間的な勾配があります。 これは、レイヤーの厚さや線幅などのパラメトリックプロパティにも当てはまります。 それらは通常、ウェーハ上でかなり滑らかな勾配を持っています。つまり、ダイの測定された特性は、ウェーハ上の隣接する特性の特定のレベルの予測値を持ちます。 「はい、しかしランダムな欠陥があり、ランダムには予測値がありません」と言うことができます。 ウェーハ製造の欠陥を見ると、欠陥を生み出すメカニズムが存在するため、それほど単純ではありません。 例えば、それはウェーハの端から、またはプラズマの発生源で剥離している可能性があります。 重要なのは、欠陥の原因があり、それらが真にランダムな方法で現れることはほとんどないということです。」

地理的パターンはデータ分析プラットフォームで表示でき、問題のあるツールまたはツールの組み合わせを特定するための歩留まり管理に使用できます。 Intelエンジニアによる一連のエンジニアリング研究(1999年から2005年)では、ウェーハテストデータ、xy位置、および電子チップ識別(ECID)を使用して、ウェーハと信頼性欠陥密度の関係を研究しました。 ECIDを使用すると、複数のテストステップにわたるデータ分析が容易になります。 これにより、ロット、ウェーハ、xy位置、ローカル領域、およびその隣接領域と、バーンインプロセス後の最終テストでのダイのその後の動作に関して、ダイのウェーハテスト結果で明確なパターンを見つけることができました。 ローカルリージョン(別名近隣)については、5 x 5リージョン内のダイを調べ、N、D、Tとマークされたダイの歩留まり数を計算しました。



図2:識別されたxy位置とN、D、T位置に基づく近隣。 出典:Semiconductor Engineering / Anne Meixner

彼らの分析では、Intelのエンジニアは、ウェーハ間のばらつきがロット間のばらつきのXNUMX倍のサイズであることに気づきました。 「トレーサビリティは、そのような故障のウェーハパターン内の特性を明らかにするための強力なツールであることが証明されました」と彼らは述べました。 これは、本番のバーンインデータに埋め込まれた微妙な信号に特に当てはまりました。 故障解析により、これらのサブポピュレーションは、新しい体系的な故障モードまたは欠陥分布によって常に区別されることが確認されました。」

1999年に観察されたこのレベルのローカリゼーションは、0.25ミクロンでのCMOSプロセスの複雑さを物語っています。 今日の高度なプロセスノードでは、これらの体系的な障害が増加しています。

近隣に基づく外れ値検出アルゴリズム
ダイの隣接物に関する地理空間的関係に基づくこれらの外れ値検出技術を使用すると、ローカリゼーションは小さくなります。 放射状の位置は、欠陥に影響を与え、したがって歩留まりに影響を与えます。 テストの決定のローカリゼーションについては、近隣の概念が優勢でした。 続いて、z方向の関係を調べます。

動的PATを5x5や7x 7などの小さな近隣にローカライズすることで、エンジニアはこれらの系統的な故障モードとの微妙な違いを検出できます。 そうすることで、エンジニアは偽陰性/陽性を下げることができます。

ダイを隣接するダイと比較するには、XNUMXつのアプローチがあります。悪い近隣での良いダイ(GDBN)と、良い近隣での悪いダイです。 過去XNUMX年間にわたって、LSI Logic、Intel、TIを含む複数の企業のエンジニアが、これらの一見過酷な決定を正当化するケーススタディを公開してきました。


図3:xyの位置に基づく悪い近隣での良い死。 出典:Semiconductor Engineering / Anne Meixner

GDBNは単純明快です。ダイがすべてのテストに合格したにもかかわらず、その近隣の多くが不良とマークされている場合、良好なダイが疑われます。 それらは外れ値に割り当てられ、ウェーハソートで失敗するか、他の良好なダイが受け取れない可能性のある追加のテスト用にマークされる可能性があります。


図4:悪い近所で良い死ぬ。 ソース: ナショナルインスツルメンツ

良い近所の悪い死は紛らわしい用語です。 技術的には、合格した場合は悪いダイではありませんが、パラメトリックに異なります。

「より多くの顧客がより高いレベルの品質を得ようとしているので、彼らはダイの近隣に関して外れ値を見ています。 周囲のすべてのダイを見ると、それらはパラメトリックに類似していると予想されます」と、yieldHUBのイールドマネジメントスペシャリストであるCarlMoore氏は述べています。 「しかし、ダイのパラメトリック測定がXNUMXシグマずれている場合がありますが、それでも全体的な分布の範囲内である可能性があります。 「それは周りのすべてのものとは異なるパラメトリック値を示しているので、これについて何かが正しくありません。」

製品エンジニアは、近隣のxおよびy方向を調べるだけでなく、すべてのウェーハにわたる特定のダイの位置を調べることができます。 「ウェーハのグループのz軸で分析できるZPATなどの方法もあります。 これは、単一のダイが常に失敗したり、外れ値になる可能性があるマスクの欠陥を見つけるのに非常に役立ちます」とムーア氏は述べています。


図5:スタックされた複数のウェーハマップとZ方向の障害。 出典:ギャラクシーセミコンダクター

歩留まりに対するマスクの影響の欠陥は明らかなようです。 パラメトリック外れ値アプリケーションは、25ダイのサンプルサイズ(通常、ロットあたり25ウェーハ)に基づいてローカライズされます。 xy方向の5x 5の近傍にも、外れ値を探すために25個のダイがあることに注意してください。 基本的には、ウェーハを積み重ねて、z方向のパターンを探しています。

ギャラクシーセミコンダクターのCEOであるウェススミスは、次のように述べています。 「これは、ヨーロッパのティア2005自動車サプライヤー向けに開発されました。 この会社は、従来の(当時も)DPATを超えた異常値の手法を探求することに関心があり、Z-PATなどのさまざまな地理空間関係を調べていました。」

電気的隣接の定義
議論された地理空間技術は、物理的な関係を厳密に考慮しました。 しかし、XNUMX年前でさえ、これらの技術を開拓したエンジニアリングチームは、CMOS半導体製造の体系的な性質が近隣の定義に影響を与えることを認識していました。 彼らは、物理的な近隣を行う代わりに、意識している近隣を選択することを推奨しました。

ポートランド州立大学とLSILogicのエンジニアリングチームは、2001年の国際テスト会議の論文で、「位置x、yのXNUMXつのダイクローゼットなどの固定された近傍の選択は、データパターンがスムーズに変化する場合に実際にうまく機能します」と書いています。 「滑らかな輪郭が何度も観察されています。 ただし、ステッパーパターンも観察されており、滑らかではなく体系的です。 それらはウェーハ全体にチェッカーボード効果を課します。」



図6:ステッピングパターンチェッカーボード効果。 出典:Semiconductor Engineering / Anne Meixner

IDDQテストでこのパターンを認識した後、チームは、データ駆動型アプローチを使用して、近隣と適用する制限を定義することを推奨しました。これは、ロケーション平均と呼ばれます。 彼らはIDDQ測定でその有効性を説明しました。 彼らの手法には、測定の残差の使用も含まれていました。 最近傍残差(NNR)は、地理空間関係とテストパラメーターの算術修正を組み合わせたものです。 NNRは基本的に、同様の値の分布に基づいて近隣を定義します。この分布は、生のテスト測定値ではありません。

ダイのパラメトリックパフォーマンスのもうXNUMXつのデータソースは、ダイ上の測定です。これらも、ダイ内の電気的近傍を定義するために使用できます。 それは近所の洗練を可能にします。

proteanTecsのテストおよび分析担当バイスプレジデントであるAlexBurlakは、次のように述べています。 「高度なプロセスノードでは、チップ内のプロセスの変動が大きく、IC(近隣)またはウェーハ(z方向)全体でさらに強化されるため、地理空間技術の効果が低下する可能性があります。 したがって、より効果的な手法は、オンダイユニバーサルチップテレメトリ(UCT)モニターによって生成されたパラメトリックデータに適用される機械学習と高度な分析を使用して、チップごとに期待されるベースラインを作成することです(つまり、「個別化医療」アプローチを採用します)。 ロット、ウェーハ、近隣ではなく、チップあたりのPATとして見ることができます。」

まとめ
幅広い製品エンジニアリングコミュニティによるウェーハ位置に基づくテストスクリーンの採用は、過去XNUMX年間で大幅に増加しています。 サードパーティの歩留まり/テスト管理システムが利用できるため、ファブレスで小規模なIDMでもこのような手法を使用できます。

「半導体業界は常にデバイスの品質と信頼性の重要性を強調しています」とOntoInnovationの販売および顧客ソリューション担当ディレクターであるPrasadBachirajuは述べています。 「サプライチェーン統合インフラストラクチャを備えた分析プラットフォームにより、ファブは最終テストデータに基づいてルールと統計的ダイビニングを実行できるようになりました。 ウェーハのコンテキストとソースウェーハに対するダイの近傍を利用することで、テストエスケープを検出し、チップの全体的な信頼性を向上させることができました。」

地理空間ベースの外れ値検出技術により、エンジニアは「これらのうちのXNUMXつは他のものとは異なる」というゲームをローカライズできます。

「たとえば、100マイクロアンペアのリークなど、すべてのダイが満たす必要のあるパフォーマンス目標のセットがXNUMXつあります。 しかし、空間的な変動があるため、必ずしも的を射ているとは限りません」とアドバンテストの執事は述べています。 「それで、テストであなたは質問をします「それらはいつ違うのですか、そしてそれらは近くの死ぬのとどれくらい違うのですか?」 私たちが話しているこれらすべての技術は、ウェーハ位置のコンテキストを前提としています。 それが彼らがとてもうまく機能する理由です。」

関連ストーリー

IC製造におけるテストエスケープの追跡

自動車ICの部品平均テストが不十分

分析を使用してバーンインを減らす

アダプティブテストは地面を獲得します

ソース:https://semiengineering.com/geo-spatial-outlier-detection/

タイムスタンプ:

より多くの 半導体エンジニアリング