VHDL 및 Verilog는 논리 회로를 설명하고 정의하는 데 사용되는 하드웨어 설명 언어입니다. 이들은 일반적으로 ASIC을 설계하고 FPGA를 프로그래밍하는 데 사용되며 본질적으로 하드웨어를 정의하는 소프트웨어를 사용합니다. 그러나 [Tim]은 매우 독창적인 작업을 수행하여 VHDL 및 Verilog를 사용하는 도구를 만들었습니다. 이산 로직을 위한 PCB 설계를 뱉어냅니다.
예, 당신은 그것을 올바르게 읽었습니다. 기본 아이디어는 VHDL 소스 코드를 가져온 다음 저항-트랜지스터 논리를 사용하여 원하는 논리를 구현하는 PCB 레이아웃을 만드는 것입니다. 거기에서 PCB 설계 파일은 맞춤형 ASIC 생산 비용의 일부만으로 픽앤플레이스 조립을 위해 제조업체로 배송될 수 있습니다.
단점은 분명합니다. 수많은 개별 부품이 필요하고 크기 페널티가 엄청나게 나쁘며 전력 사용량은 ASIC 또는 심지어 FPGA에서 동일한 로직을 수행하는 것보다 훨씬 더 높습니다. 아, 모든 것이 훨씬 느립니다.
그러나 학문적 운동으로 또는 단순히 재미를 위해, 그것은 굉장한 일입니다. 복잡한 로직 회로를 정의할 수 있고 자동화된 도구에 의해 휘핑된 로직을 구현하는 PCB를 가질 수 있다는 아이디어는 놀랍고 우리는 절대적으로 이러한 유형을 더 보고 싶어합니다.
우리는 74 시리즈 로직 디자인에 대한 VHDL 합성으로 수행된 유사한 작업을 보았습니다. 자신만의 멋진 디지털 논리 푸를 개발했다면, 우리에게 라인을 드롭해야합니다!
[팁을 주신 Yann Guidon에게 감사드립니다!]
출처: https://hackaday.com/2021/11/13/using-vhdl-to-generate-discrete-logic-pcb-designs/