Najbardziej przełomowe megatrendy wpływające obecnie na branżę sieci ASIC obejmują Internet rzeczy (IoT), chmurę i sieci 4G/5G. Wszyscy eksperci branżowi są co do tego zgodni od 2020 do 2025dziesiątki miliardów podłączonych urządzeń będzie gromadzić dane i wysyłać je poprzez sieć definiowaną programowo (SDN) do systemu sieciowego opartego na ASIC.
Obecnie żyjemy w epoce łączności z dowolnym urządzeniem i przetwarzania danych w dowolnym czasie, w tym aplikacji dla gospodarstw domowych, systemów przemysłowych, kamer bezpieczeństwa, monitorowania dziecka, opieki zdrowotnej, urządzeń do noszenia, samochodów i wielu innych. Branża półprzewodników i gracze z branży sieciowej są w ogniu tej transformacji, pełniąc rolę „wspierających” ery innowacji IoT nowej generacji.
Według jednego z dyrektorów generalnych jednego z największych światowych dostawców rozwiązań sieciowych: „Chmura to największy trend wpływający na branżę sieciową”. Zadaniem firm sieciowych jest pomaganie operatorom telekomunikacyjnym w przekształcaniu i rozwijaniu chmury, a także pomaganie przedsiębiorstwom w łączeniu własnych centrów danych z chmurą.
Ponownie, firmy oferujące rozwiązania półprzewodnikowe zajmują się projektowaniem i produkcją układów scalonych, procesorów wbudowanych, tanich chipów cienkowarstwowych i innych narzędzi sieciowych, które pomagają w wykorzystaniu potencjału biznesowego chmury w celu wspierania rozwiązań sieciowych. Klienci wymagają wysokiej klasy rozwiązań sieciowych, które sprostają fenomenalnym wymaganiom infrastruktury chmurowej w roku 2020 i później.
Należy pamiętać, że branża sieci półprzewodnikowych stwarza nowe wyzwania w zakresie poprawy mocy, wydajności i obszaru. Kluczowy kamień milowy w rozwijający się układ ASIC nagrywa go zgodnie z harmonogramem. W projektowaniu chipów partycjonowanie, wykorzystanie geometrii, routing/dystrybucja zasobów i wykonywanie bloków wiążą się z własnym zestawem wyzwań, a fizyczne zamknięcie weryfikacji jakości każdego bloku wiąże się z ogromną niezawodnością. Istniejące techniki/przepływ nie będą wystarczająco dobre, aby spełnić te dodatkowe kontrole. Kontrole PDV, takie jak DRC, zostały zwiększone z powodu wprowadzenia głównie podwójnego wzoru.
Ponadto planowanie zasilania stało się bardziej krytyczne ze względu na niższe wymagania dotyczące napięcia roboczego, IR i EM. Ze względu na wyższą częstotliwość roboczą i większe wykorzystanie ogniwa, dynamiczny spadek podczerwieni zostanie zwiększony. Istniejący przepływ/techniki, które zostały wykorzystane do podpisania projektu, niezależnie od tego, czy całość lub część z nich będzie miała zastosowanie w niższym węźle technologicznym. Inżynierowie muszą potwierdzić, jakiego rodzaju kontrole są konieczne. Przyjrzyjmy się niektórym wyzwaniom i technikom związanym z zamknięciem czasowym, zamknięciem pdv, testowaniem i pakowaniem, które można wykorzystać do skutecznego zatwierdzania projektu.
wyzwania:
(A) Planowanie zasilania
Planowanie zasilania jest najważniejszym i najważniejszym etapem każdego projektu. Dobre planowanie zasilania zapobiega problemom IR i EM. W niższym węźle technologicznym, gdy projekt staje się gęstszy, staje się to ważniejsze wraz ze wzrostem ułożenia warstw metalu. Zmniejszyła się także grubość dolnej warstwy. W niższej geometrii spadło również napięcie robocze. Dlatego planowanie zasilania powinno być solidne dla lepszego IR i EM. W niższym węźle technologicznym liczba warstw przelotowych będzie większa. Tak wysoki stos może powodować problemy w routingu sygnału. Zamiast pojedynczego stosu przelotowego możemy podzielić go na pośrednie warstwy mocy. Umożliwi nam to efektywne wykorzystanie zasobów routingu i efektywną dystrybucję mocy. Obecnie prawie wszystkie urządzenia wykorzystują techniki bramkowania mocy i przełączania zasilania (SPS) do zarządzania energią. W technice SPS rozkład ogniw mocy jest równomierny i obejmuje obszar wszystkich std. logika komórki. W celu utworzenia dziedzin mocy istnieje możliwość dalszego podziału komutowanej sieci elektroenergetycznej, zależnej od geometrii bramkowania mocy.
W naszym projekcie zastosowaliśmy zbrojenie PG wraz z technikami opisanymi na początku tej sekcji. Jak wiemy, niższe warstwy są bardziej oporne, dlatego wzmocnienie tych warstw będzie bardzo pomocne w podczerwieni. Możemy zyskać do 3-5 mV przy samym wzmocnieniu VIA1/VIA2/VIA3, w zależności od liczby dodanych przelotek.
(B) IR/EM
Pod uwagę brane są dwa rodzaje spadku podczerwieni. Średni spadek napięcia można uznać w projekcie za statyczny spadek podczerwieni. Natomiast przełączanie ogniw prowadzi do dynamicznego spadku IR. W węźle wyższej technologii, ze względu na wystarczającą pojemność odsprzęgającą, statyczny spadek IR był przydatny w analizie podpisu. Natomiast dynamiczny spadek podczerwieni spowodowany jest jednorazową dużą liczbą przełączeń logicznych, co zamienia się w żądanie prądu szczytowego.
Oprócz konwencjonalnej metody rozwiązywania problemów z podczerwienią, w naszym projekcie zastosowaliśmy rozmieszczenie uwzględniające podczerwień. Bufory/inwertery umieszczone w kanale są głównym źródłem spadku podczerwieni, szczególnie w przypadku projektów z przewagą przelotu. Jedynym wyzwaniem jest to, że blok powinien mieć wystarczającą powierzchnię kanału, aby rozprzestrzenić komórki.
(C) Czas i PDV
Czas jest bardzo krytyczny i ważny podczas sprawdzania podpisu. Obejmuje to naruszenie przejścia, konfigurację, wstrzymanie, minimalną szerokość impulsu, kontrolę bramkowania zegara itp. W przypadku niższej geometrii z dnia na dzień projekt staje się coraz bardziej złożony, dlatego zamknięcie rozrządu stało się trudne. W naszym projekcie napotkaliśmy również pewne problemy z synchronizacją. Mówiąc dokładniej, w przypadku naruszenia taktowania mamy projekt krytyczny konfiguracji, a także maksymalne trans, max_cap, min_pulse_width, takie jak DRV, są naruszone, jak pokazano w tabeli 1. Liczba ścieżek naruszających konfigurację wyniosła 350, a WNS wynosi -356 ps w PT narzędzie przed rozwiązaniem naruszeń. Blokada nie ulega większym zmianom, naruszonych jest tylko 20 ścieżek. Ze względu na ograniczenia narzędzi, aby rozwiązać te naruszenia, przeszliśmy przez algorytm, który omówimy w sekcji Przepływ ECO. Skoncentrowaliśmy się głównie na rozmiarze komórek i zamianie Vt, ponieważ wstawienie bufora zwiększy obszar, a także wpłynie na routing projektu. Narzędzie nie jest w stanie rozwiązać problemu naruszenia ścieżki zegara, ponieważ jest ustawione tak, aby nie dotykało. Użyliśmy bufora pary falowników w ścieżce, aby poprawić taktowanie konfiguracji. Nadal istnieje jedna ścieżka, ścieżka mem do reg, która jest bardzo ważna do rozwiązania za pomocą narzędzia lub ręcznie. Spełnione jest również naruszenie Max_trans i Max_cap. Po naprawieniu narzędzia ECO PT, gdy trasa Eco została wykonana w narzędziu ICC, konfiguracja osiągnęła 30 sek. i można pomyślnie zamknąć projekt po rozwiązaniu ścieżek In to Reg i Reg to Out przy użyciu tych samych strategii.
parametry | Przed kosztami | Po kosztach |
---|---|---|
max_Przejście | 5.140 (V) | 0.00 (MET) |
max_fanout | 0.00 (MET) | 0.00 (MET) |
max_cap | 1.275 (V) | 0.00 (MET) |
min_szerokość_impulsu | 141.677 (V) | 141.677 (V) |
min_okres | 0.287 (MET) | 0.00 (MET) |
Parametry REG2REG Ścieżka | Przed (ns) | Po (ns) |
---|---|---|
Konfiguracja WNS | -0.356 | -0.010 |
NVP | 350 | 1 |
Zatrzymaj WNS | -0.0027 | 0.00 |
NVP | 20 | 0 |
Tabela 1 Wyniki dotyczące czasu
Dla niższego węzła technologicznego zwiększono kontrole PDV. Istnieją dodatkowe komórki fizyczne, które należy wykorzystać, aby spełnić wymagania dotyczące kontroli fizycznych. Ze względu na podwójny wzór, kontrole DRC związane z podwójnym wzorcem, takim jak cykl nieparzysty, zostały zwiększone. Należy także przeprowadzić analizę wydajności dla niższych węzłów technologicznych.
Rozwiązania powyższych wyzwań:
Przepływ STA
Statyczna analiza taktowania jest bardzo ważną i szybszą metodą analizy/weryfikacji wszystkich ścieżek taktowania na różnych etapach projektowania. Inne metody analizy czasu, takie jak symulacja, mogą zweryfikować tę część projektu, dla której zapewniamy bodziec. Weryfikacja wszystkich tych ścieżek czasowych z miliardami bramek jest zbyt wolna i nie jesteśmy w stanie całkowicie zweryfikować taktowania. Rysunek 3 przedstawia podstawowy przepływ STA ze wszystkimi wymaganymi danymi wejściowymi i wyjściowymi, które zostaną przekazane do narzędzia PNR w celu rozwiązania problemów związanych z naruszeniami synchronizacji i DRV. Narzędzie STA, takie jak Prime Time firmy Synopsys, wymaga jako danych wejściowych listy sieci na poziomie bramki, plików SDC, SPEF, SDF i bibliotek. Wynikiem będą raporty dotyczące synchronizacji i plik ECO tcl, który zostanie przesłany do narzędzia PNR w celu wdrożenia w projekcie z rozwiązanymi naruszeniami synchronizacji i DRV.
PRZEPŁYW EKO
Aby sprostać naruszeniu po fizycznym wdrożeniu projektu, stosuje się zlecenie zmiany inżynieryjnej. Przepływ Eco służy do poprawy taktowania, DRV, mocy, obszaru i innych ograniczeń na każdym etapie, takich jak rozmieszczenie słupków, ct słupków, trasowanie słupków. Istnieją dwa rodzaje eko, eko wielowarstwowe i eko z zamrożonym silikonem. Generowanie maski zwykle odbywa się po wszystkich warstwach ECO. W celu znacznego zmniejszenia kosztów po fazie odklejania, podczas generowania maski wykorzystuje się metal/bazę (krzem) eko. Zastosowany algorytm lub techniki rozwiązywania naruszeń przy użyciu przepływu ECO pokazano na rysunku 4. Jako dane wejściowe podajemy grupy ścieżek do naprawienia oraz liczbę iteracji. Po przeanalizowaniu ścieżki taktowania sprawdzimy luz <0. Dla każdej naruszającej ścieżki musimy sprawdzić opóźnienie komórki. W przepływie najpierw rozwiązujemy problemy DRV, a potem synchronizujemy.
Zasadniczo istnieją cztery metody, które można zastosować do rozwiązania problemu synchronizacji, takie jak dobór rozmiaru komórki, zamiana VT, wstawienie bufora i użycie pary buforów falownika w sieci zegarowej. W metodzie wymiarowania komórek możemy wyznaczyć aktualną siłę napędową naruszającej komórki ścieżki i sprawdzić dostępność komórki o wyższej sile sterującej lub alternatywnej komórki lib, aby zastąpić komórkę w celu poprawy taktowania. Jeśli w bibliotece nie ma takiej alternatywnej komórki o większej mocy napędu, możemy zastosować drugą metodę, czyli wymianę VT. Podczas zamiany VT grepujemy komórki kombinacyjne i zamieniamy ich VT na ULVT, co również skutkuje poprawą taktowania. Trzecią metodą jest wstawienie bufora w celu przerwania długiej sieci, co wpływa na pojemność sieci, a co za tym idzie na opóźnienie ogniwa. Po wykonaniu wszystkich poprawek ekologicznych możemy uzyskać ostateczne dane ekologiczne do uruchomienia w narzędziu PNR. W naszym projekcie zaimplementowaliśmy ten sam przepływ ECO, wyniki i efekty omówiono w sekcji Wyzwania dotyczące czasu i pdv.
Inne wyzwania:
(A) Testowanie zmniejszonej liczby pinów
Ze względu na zmniejszanie się rozmiaru chipa do 28 nm, 16 nm, 7 nm i więcej, nawet liczba pinów we/wy procesora wzrasta, gdy w wielu cyklach testowych stosuje się wiele typów wzorców testowych (więcej bramek logicznych do przetestowania) osiągnąć wysoką jakość testu. Aby ograniczyć stosowanie liczby pinów i skrócić ogólny czas testowania w bardziej efektywny sposób, inżynierowie DFT zwracają się ku nowym technikom testowania, aby zastosować je w przypadku rosnącej liczby pinów i wzorców skanowania w efektywny sposób, np. Jak testowanie zmniejszonej liczby pinów (RPCT), a także osiągnąć maksymalne pokrycie uszkodzeń.
Testowanie ze zmniejszoną liczbą pinów to skuteczne rozwiązanie, które pozwala na zastosowanie wzorców testowych przy dużej prędkości przy użyciu tanich testerów z bardzo ograniczoną liczbą pinów, aby zapewnić pokrycie błędów i skrócić czas testowania implementacyjnego przy minimalnym wpływie na projekt.
(B) Złożoność opakowania
Pierwotną rolą opakowania była po prostu ochrona znajdujących się w środku chipów, ale pakowanie staje się równie skomplikowane, jak opracowanie złożonego układu SoC (ASIC).
W procesie produkcji półprzewodników opakowanie chipów jest jednym z najważniejszych elementów, który jest zalany innowacjami i złożonością, szczególnie w miarę zmniejszania się rozmiaru tranzystora. Podczas pakowania dolne węzły technologiczne podlegają dwóm stanom: i) Wyciek zapieczętowanego opakowania. ii) Sygnały logiczne ulegają degradacji w kontakcie. Węzły te poddawane są od początku do końca krytycznym czynnościom związanym z pakowaniem, które obejmują: pakowanie na poziomie płytki (litografia trawiąca i izolacja), uderzanie, rozkładanie, układanie wiórów i inne techniki, które przyczyniły się do powstania chipów o małych rozmiarach do zastosowań z dużą prędkością funkcjonalność, jakiej oczekiwał klient w elektronice mobilnej i innych technologiach.
Wnioski
Z biegiem czasu, w niższych technologiach, grubość metalu, podziałka i wysokość ogniw uległy zmniejszeniu, co wprowadziło nową złożoność w planowaniu zasilania. Również z tego powodu wprowadzono nowe wyzwania związane z IR/EM, synchronizacją, PDV, zmniejszeniem liczby testów z małą liczbą pinów i złożonością pakowania. Po pokonaniu tych wyzwań dostosowano PNR, przebieg czasowy, liczbę pinów i opakowanie, co pomogło nam stawić czoła wyzwaniom związanym z mniejszymi wyzwaniami związanymi z podpisaniem technologii. Do tej pory omówiliśmy wszystkie wyzwania i rozwiązania związane z zamknięciem projektu i jego terminowym oddaniem, co jest kluczowym kamieniem milowym do osiągnięcia w przypadku opracowania dowolnego układu ASIC. Jeśli szukasz pomocy w projektowaniu układów ASIC małej mocy, Jesteśmy tutaj aby pomóc!
Autorzy:
- Konto
- zajęcia
- algorytm
- analiza
- Zastosowanie
- aplikacje
- POWIERZCHNIA
- ASIC
- dostępność
- Niemowlę
- Najwyższa
- Bit
- biznes
- kamery
- samochody
- powodowany
- wyzwanie
- zmiana
- Wykrywanie urządzeń szpiegujących
- żeton
- Frytki
- klientów
- zamknięcie
- Chmura
- infrastruktura chmurowa
- Zbieranie
- Firmy
- computing
- Podłączonych urządzeń
- Łączność
- przyczyniły
- Aktualny
- dane
- Centrum danych
- centra danych
- opóźnienie
- Kreowanie
- Wnętrze
- urządzenia
- domeny
- jazdy
- Spadek
- Wcześnie
- krawędź
- Efektywne
- Elektronika
- Inżynieria
- Inżynierowie
- itp
- egzekucja
- eksperci
- nakarmiony
- Figa
- Postać
- Film
- i terminów, a
- Fix
- pływ
- Zamrażać
- Bramy
- geometria
- Globalne
- dobry
- wspaniały
- Krata
- Rosnąć
- Rozwój
- opieki zdrowotnej
- tutaj
- Wysoki
- przytrzymaj
- W jaki sposób
- HTTPS
- olbrzymi
- ICS
- Rezultat
- Włącznie z
- Zwiększać
- przemysłowy
- przemysł
- Infrastruktura
- Innowacja
- Internet
- Internet przedmiotów
- Internet przedmiotów
- problemy
- IT
- Praca
- Klawisz
- prowadzić
- poziom
- Biblioteka
- długo
- poważny
- i konserwacjami
- produkcja
- maska
- metal
- Aplikacje mobilne
- monitorowanie
- netto
- sieć
- sieci
- sieci
- węzły
- operacyjny
- zamówienie
- Inne
- opakowania
- jest gwarancją najlepszej jakości, które mogą dostarczyć Ci Twoje monitory,
- planowanie
- power
- chronić
- jakość
- zmniejszyć
- Raporty
- wymagania
- Zasoby
- Efekt
- Trasa
- run
- skanować
- bezpieczeństwo
- Semiconductor
- zestaw
- Share
- symulacja
- Rozmiar
- luźny
- So
- Rozwiązania
- ROZWIĄZANIA
- dzielić
- rozpiętość
- STAGE
- początek
- bodziec
- Dostawa
- wsparcie
- Przełącznik
- system
- systemy
- Technologies
- Technologia
- Telecom
- test
- Testowanie
- Blok
- czas
- Kontakt
- Transformacja
- us
- Weryfikacja
- wearables
- Wydajność