Zabierz układ FPGA Achronix Speedster7t na jazdę próbną w laboratorium

Achronix jest znany z wysokowydajnych rozwiązań FPGA. W tym poście omówię układ FPGA Speedster7T. Ta rodzina układów FPGA jest zoptymalizowana pod kątem obciążeń wymagających dużej przepustowości i eliminuje wąskie gardła wydajności dzięki innowacyjnej architekturze. Zbudowana w oparciu o proces FinFET 7 nm firmy TSMC, rodzina zapewnia wydajność na poziomie ASIC, zachowując jednocześnie pełną programowalność FPGA. Jest wiele do nauczenia się o Speedster7T. Achronix udostępnił teraz film, który odpowie na wiele z tych pytań. Znajduje się tam link do tego filmu i więcej, ale najpierw zobaczmy, co się stanie, gdy zabierzesz układ FPGA Achronix Speedster7t na jazdę próbną w laboratorium.

Steve Mensor, wiceprezes ds. sprzedaży i marketingu w firmie Achronix przedstawia wideo. Steve pracuje w Achronix od prawie dziesięciu lat, a wcześniej spędził 21 lat w Altera. Z pewnością wie dużo o układach FPGA – projektowaniu i zastosowaniu. Steve zaczyna od zarysowania niektórych elementów wspomnianej wcześniej innowacyjnej architektury. Na pokładzie Speedster7T dostępnych jest wiele dedykowanych funkcji. To zawiera:

• Serwery 112 Gb/s
• 400G Ethernet
• PCIe Gen5
• GDDR6 pracujące z szybkością 4 Tb/s
• DDR 4 pracujący z szybkością 3,200 Mb/s
• Autorski procesor uczenia maszynowego
• Sieć 2D na chipie (NoC)

Opatentowany procesor uczenia maszynowego zapewnia wiele funkcjonalności, w tym operacje zmiennoprzecinkowe, blokowe zmiennoprzecinkowe i operacje na liczbach całkowitych. 2D NoC to nowość w branży dla układów FPGA firmy Achronix. NoC może kierować dane z dowolnego szybkiego interfejsu do rdzenia FPGA z częstotliwością 2 GHz bez zużywania jakichkolwiek zasobów logicznych FPGA. Cała ta wbudowana technologia pozwala uzyskać wydajność na poziomie ASIC w FPGA.

Następnie Steve przekazuje prezentację Katie Purcell, menedżerce ds. inżynierii aplikacji w firmie Achronix. Katie jest związana z Achronix od czterech lat. Wcześniej była projektantką ASIC. Spędziła także czas w Xilinx. To Katie zabiera układ FPGA Speedster7t na jazdę próbną w laboratorium i zdecydowanie podoła temu wyzwaniu.

Katie zabiera widza do laboratorium Achronix, gdzie przeprowadzana jest konfiguracja Speedster7T – weryfikacja i charakterystyka. Demo prezentowane przez Katie pokazuje urządzenie obsługujące ruch Ethernet 400G w sieci Karta akceleracyjna Achronix VectorPath. Katie zaczyna od podsumowania kluczowych elementów demonstracji, do których należą:

• Zewnętrzny interfejs 8X50G
• Pojedynczy interfejs 400G w podsystemie Ethernet
• Dane podzielone na cztery oddzielne strumienie w 2D NoC
• Każdy strumień przetwarzany niezależnie

Katie spędza trochę czasu na 2D NoC. Zwraca uwagę, że dzięki tej możliwości projektowanie staje się prostsze i łatwiejsze do zamknięcia taktowania. Ten unikalny NoC 2D pojawił się kilka razy podczas demonstracji. Warto zagłębić się nieco głębiej, żeby to zrozumieć. Firma Achronix przeprowadziła wcześniej seminarium internetowe na temat tej wyjątkowej możliwości omówione na SemiWiki nazywa 5 powodów, dla których wysokowydajna, rekonfigurowalna karta SmartNIC wymaga NoC 2D. Dobra wiadomość jest taka, że ​​dostępna jest już powtórka tego bardzo pouczającego seminarium internetowego. Możesz to obejrzeć tutaj.

Katie szczegółowo opisuje, co dzieje się wewnątrz urządzenia Speedster7T podczas przetwarzania pakietów danych. Znajomość tych szczegółów pomaga zrozumieć łatwość konfiguracji i zapewnianą dokładność, która jest pokazana podczas demonstracji. Jeśli uważasz, że takie wyjątkowe urządzenie może pomóc w Twoim projekcie, gorąco polecam obejrzenie wersji demonstracyjnej. Jest krótki, ale bardzo przydatny. Możesz uzyskaj dostęp do filmu demonstracyjnego tutaj.

Teraz wiesz, jak zabrać układ FPGA Achronix Speedster7t na jazdę próbną w laboratorium. Możesz poznać więcej szczegółów na ten temat tutaj unikalna rodzina FPGA.

Udostępnij ten post przez: Źródło: https://semiwiki.com/efpga/achronix/303686-take-the-achronix-speedster7t-fpga-for-a-test-drive-in-the-lab/