VHDL и Verilog — это языки описания оборудования, используемые для описания и определения логических схем. Обычно они используются для проектирования ASIC и программирования FPGA, по сути, используя программное обеспечение для определения аппаратного обеспечения. Однако [Тим] сделал кое-что весьма творческое, создав инструменты для работы с VHDL и Verilog. и выкладывать схемы печатных плат для дискретной логики.
Да, вы прочитали это правильно. Основная идея состоит в том, чтобы взять исходный код VHDL, а затем создать макет печатной платы, реализующий желаемую логику с использованием логики резистор-транзистор. Оттуда файлы дизайна печатной платы могут быть отправлены производителю для самостоятельной сборки за небольшую часть стоимости изготовления специализированной ASIC.
Недостатки очевидны; требуются тонны отдельных дискретных частей, штраф за размер до смешного ужасен, а энергопотребление почти наверняка на несколько порядков выше, чем при выполнении той же логики на ASIC или даже FPGA. О, и все намного медленнее.
Тем не менее, как академическое упражнение или просто для развлечения, это отличная работа. Идея о том, что можно определить сложную логическую схему и иметь печатную плату, реализующую логику, созданную с помощью автоматизированных инструментов, удивительна, и мы абсолютно хотим видеть больше подобных вещей.
Мы видели аналогичную работу, проделанную с синтезом VHDL в логическом дизайне 74-й серии. Если вы разрабатывали свое собственное причудливое цифровое логическое фу, обязательно напишите нам!
[Спасибо Yann Guidon за подсказку!]
Источник: https://hackaday.com/2021/11/13/using-vhdl-to-generate-discrete-logic-pcb-designs/