Optimera RTL och programvara med snabba effektverifieringsresultat för Billion-Gate-designer

I varje chip är ström ett progressivt problem som måste lösas. Designers har länge varit tvungna att förlita sig på en kombination av erfarenhet och kunskap för att ta itu med detta dilemma, och vanligtvis har de fått vänta tills efter kiseltillgänglighet för att utföra effektanalys med realistiska programvarubelastningar. Detta är dock för sent i spelet, eftersom det blir ett kostsamt och tidskrävande förslag att lösa strömproblem efter kisel. I det här blogginlägget kommer jag att förklara hur du tidigt kan uppnå effektiva effektverifieringsresultat på timmar med miljardportsdesigner. Med denna förmåga kan du hitta de kritiska regionerna och tidsfönstren för toppeffekt och på så sätt optimera din RTL och programvara.

Att utföra effektanalys efter kisel introducerar risken att missa kritiska högeffektssituationer, vilket kan skapa betydande kostnads- och produktanpassningsproblem. Nackdelarna med att ha fel om makt? En kund kan välja att gå med en annan chipleverantör om en design missar det utlovade effektmålet. Eller så kan en systemdesigner bli tvungen att slå tillbaka chipprestandan för att bibehålla den riktade effektenveloppen - en ogynnsam kompromiss i applikationer som förlitar sig på snabb beräkningsprestanda. I detta inlägg, som ursprungligen publicerades på Bloggen "Från Silicon till Software"., ska vi ta en närmare titt på några SoC-applikationsområden där noggrann effektanalys är avgörande.

GPUs

Traditionella GPU-applikationer är kända enheter i jämförelse, men detta gör inte energianalysuppgiften enklare. Tänk på en GPU designad för en bärbar dator. Du kan köra effektanalys vid vissa mätpunkter under en tidsperiod. Men med potentiellt upp till 10 miljoner klockcykler är detta tillvägagångssätt uppenbarligen inte uttömmande – vilket är anledningen till att designers traditionellt har varit tvungna att förlita sig på sina bästa uppskattningar för kraft.

Artificiell intelligens

Inom artificiell intelligens (AI)-chips är applikationerna såväl som mjukvarustacken för AI-applikationer och arkitekturer helt nya territorier, vilket innebär fler utmaningar ur ett maktprofileringsperspektiv. Ändå är de potentiella fördelarna med att optimera AI-applikationer för kraft stora. Strömeffektivitet är trots allt en fördel som AI-chipdesigners skulle älska att kunna presentera, tillsammans med snabb beräkningsprestanda.

5G

En annan effektkritisk applikation är 5G, som handlar om hög prestanda och låg latens. 5G-applikationer involverar mycket parallell bearbetning och höga frekvenser, men med bara så mycket kraft tillgänglig måste de optimeras för att fungera effektivt. Detta gäller särskilt för radiohuvudchips.

datacenter

Datacenter, särskilt hyperskala datacenter, är byggda på blixtsnabba, energieffektiva chips som kan hjälpa till att maximera den totala systemgenomströmningen. Med miljarder grindar tillsammans med komplexa mjukvarubelastningar kommer datacenter SoCs med särskilt krävande krav på verifiering och programvaruuppbyggnad.

Mobil

Med tanke på deras kompakta formfaktor och önskade långa batteritid har mobila enheter som smartphones inte råd att använda chips som drar för mycket ström. Även om deras arbetsbelastning har ökat i komplexitet, måste dessa enheter – även de strömkrävande GPU:erna – fortfarande kunna hantera dessa arbetsbelastningar effektivt.

Hur en Fast Power Emulator löser Power Profiling Challenge

Eftersom det blir allt svårare att uppfylla dynamiska strömkrav, anser chipdesigners ofta att ström är deras främsta verifieringsutmaning. Dynamisk effektverifiering kräver att man hittar toppeffekt. Ändå drivs kritiska toppeffekthändelser av faktiska programvarubelastningar. Simulering kan identifiera toppeffekt som faller över såväl som under effektbudgeten, men i miljardportsdesigner kommer den bara att kunna fånga de verkliga kritiska händelserna med ren tur, eftersom de fönster som en simuleringsbaserad strategi kan överväga är alldeles för små. Ett signoff-verktyg skulle ge korrekta effektmätningar, men om det används på fel tidsfönster skulle designern inte kunna avgöra vilket fönster som har högst effekt.

Identifiering av energisnåla buggar kräver att programvaran körs. Små tester kommer inte att avslöja realistiska arbetsbelastningsdrivna kraftbuggar. Det som behövs är:

• Verklig firmware och operativsystem vid pre-silikontestning
• Emulering för att verifiera kraft över miljoner eller miljarder cykler
• Kraftverifiering för kisel för felsökning, vilket inte är möjligt med faktiskt kisel

Höghastighetsemulering tillåter designteam att utföra effektverifiering tidigare i designcykeln, så att de kan minimera riskerna för strömfel och missade SoC-kraftmål. Faktum är att en snabb effektemulator kan vara svaret på hårdvaru-/mjukvarueffektverifieringsdilemmat, vilket ger bättre noggrannhet över ett bredare fönster. Den idealiska emulatorn skulle kunna köra flera iterationer om dagen på stora mönster med realistiska arbetsbelastningar. Genom att göra det kan chipdesigners få praktiska insikter i kraftprofilen för sina konstruktioner.

Handlingsbara insikter på timmar

Med SoC-arbetsbelastningar med flera miljarder grindar i åtanke, Synopsys har avslöjat sitt nya Synopsys ZeBu® Empower-emuleringssystem för kraftverifiering av hårdvara/mjukvara. Levererar maximal beräkningsprestanda, ZeBu Empower kan utföra flera iterationer om dagen, vilket ger handlingsbara resultat på timmar. Baserat på de resulterande effektprofilerna kan hårdvaru- och mjukvarudesigners tidigt identifiera områden där de kan förbättra dynamisk och läckande kraft. ZeBu Empower använder ZeBu Server snabb emuleringshårdvaruteknik för att ge korta handläggningstider.

ZeBu Empower matar också fram kraftkritiska block och tidsfönster till Synopsys PrimePower-motor för att påskynda RTL-effektanalys och gate-nivå-effektsignoff. Både ZeBu Empower och PrimePower är en del av Synopsys mjukvarudrivna lågeffektlösning. På bilden i diagrammet nedan tillhandahåller lågeffektlösningen ett heltäckande flöde och metodik som spänner från arkitekturanalys till block-RTL-effektanalys till SoC-effektanalys och optimering.

Synopsys mjukvarudrivna lågeffektlösning är designad för att minska den totala dynamiska och statiska strömförbrukningen för IC:er.

Sammanfattning

Kraft kan bara vara den mest utmanande delen av ekvationen för kraft, prestanda och area (PPA). Och när det kommer till konstruktioner med flera miljarder grindar växer komplexiteten i att uppnå exakta kraftprofiler bara. Men med den snabba effektemuleringslösningen från Synopsys kan designteam nu hitta de kritiska regionerna och tidsfönstren för toppeffekt, så att de kan optimera sin RTL och sin mjukvara. Genom att dra fördel av Synopsys omfattande lågeffektflöde får designers verktyg som kan hjälpa dem att nå sina PPA-mål. Med tanke på den höga arbetsbelastningen och prestandakraven för applikationer som GPU:er, AI, 5G, datacenter och mobila enheter, borde alla lösningar som kan ge en mer exakt effektbild vara ett välkommet tillägg till alla designers PPA-verktygssats.

Dela det här inlägget via: Källa: https://semiwiki.com/eda/synopsys/301320-optimize-rtl-and-software-with-fast-power-verification-results-for-billion-gate-designs/