Pierwsze obwody CMOS wyposażone w tylne złącza zasilania będą prawdopodobnie oparte na ułożonych w stos tranzystorach nanoarkuszowych, ale planiści przewidują, że w dalszej przyszłości tranzystory komplementarne (CFET), które integrują pionowo ułożone w stos urządzenia NFET i PFET.
O grubości co najmniej dwukrotnie większej niż a tranzystor nanosheetłączenie CFET ze sobą i z resztą obwodu prawdopodobnie stanowić będzie wyzwanie dla każdego schematu wzajemnych połączeń, niezależnie od tego, czy wykorzystuje on tylną, przednią stronę, czy oba.
Moc tylna (patrz related article) jest atrakcyjny, ponieważ tylne linie energetyczne mogą być zarówno grubsze, jak i krótsze, co zmniejsza opór i spadek podczerwieni. Przesunięcie linii zasilających na tył również upraszcza prowadzenie sygnału w kilku pierwszych metalowych warstwach, potencjalnie umożliwiając projektantom złagodzenie metalowej wysokości w tych warstwach. Ben Sell, wiceprezes ds. rozwoju technologii w firmie Intel, wyjaśnił, że jeśli zastosowanie bardziej swobodnego skoku wyeliminuje narażenie na EUV lub zmniejszy potrzebę stosowania technik wielowzorcowych EUV, to same oszczędności uzasadnią koszt wdrożenia zasilania tylnego.
Moc tylna nie wpływa na wymiary tranzystora i może nie zmniejszać ogniwa. Nadal musi być miejsce na podłączenie z tyłu. Jednak podczas krótkiego kursu na konferencji IEEE Electron Device Meeting w 2022 r. Gaspard Hiblot z firmy Imec argumentował, że tylne szyny zasilające mogą obsługiwać skalowanie od sześciu do pięciu ścieżek w standardowej komórce, przy zachowaniu tej samej długości kanału.[1]
Jednakże CFET stanowią ogniwo standardowe mniejszy. Umieszczenie urządzeń PFET i NFET w jednym pionowym stosie potencjalnie pozwala odzyskać prawie połowę zajmowanej powierzchni tranzystora, zachowując przy tej samej długości kanału.
Mauro Kobrinsky, pracownik firmy Intel, powiedział, że zasilanie tylne jest najbardziej efektywnym obszarowo rozwiązaniem łączności dla CFET. Trasowanie wyłącznie od przodu wymaga trawienia o wysokim współczynniku proporcji, aby dotrzeć do dolnego urządzenia i powoduje poważne zatory w routingu. W wynikach zaprezentowanych na grudniowej konferencji IEDM Intel zademonstrował implementację zasilania tylnego, która uruchamia połączenia „PowerVia” od strony tranzystora nanoarkuszowego do podziemnej sieci energetycznej. W porównaniu z podejściem z podziemną szyną zasilającą, która biegnie przelotkami do M-0, a następnie z powrotem przez podłoże, podejście PowerVia zmniejsza wysokość ogniwa do pięciu torów.
Rys. 1: Trzy opcje topologii połączeń wzajemnych dla CFET wykorzystują wszystkie połączenia z przodu (a), połączenia z przodu dla górnego urządzenia i połączenia z tyłu dla dolnego urządzenia (b), a PowerVia do połączeń pomiędzy urządzeniami ułożonymi w stos oraz stosami wzajemnych połączeń z przodu i z tyłu. Źródło: Intel/IEDM [2]
Zniekształcenie płytki stanowi wyzwanie dla dolnych kontaktów
Według Kobrinsky'ego pojawienie się CFET będzie wymagało dalszej ewolucji, w której dolny kontakt będzie bezpośrednio z dolnym urządzeniem. Schemat ten przewiduje zastosowanie konstrukcji porównywalnej do PowerVia pomiędzy górnym urządzeniem a podziemną siecią energetyczną. Ponieważ układy CFET zyskują dużą powierzchnię poprzez ułożenie tranzystorów w stos, dostępna jest przestrzeń dla stosunkowo dużych przelotek. Chociaż nie jest to trywialne, postęp od tranzystorów nanoarkuszowych z zakopanymi szynami zasilającymi do tranzystorów CFET ze stykami dolnymi jest raczej stopniowy niż rewolucyjny.
Największymi wyzwaniami procesowymi dotyczącymi zasilania tylnej strony są wysokie współczynniki wytrawiania i wypełniania, aby dotrzeć do spodu urządzenia, ekstremalne rozrzedzenie krzemu umożliwiające dostęp do urządzeń od dołu oraz zniekształcenia związane z wiązaniem w przypadku litografii tylnej strony. W szczególności styki tylne będą wymagały bardzo trudnego dopasowania do stykanych urządzeń, prawdopodobnie w odległości 10 nm lub większej, więc zniekształcenia związane z łączeniem stanowią poważny problem.
Grupa EV Dyrektor Rozwoju Biznesu Thomas Uhrmann wyjaśnił, że zniekształcenie związane z wiązaniem występuje, gdy płytka urządzenia, po całkowitej metalizacji i pasywacji od strony przedniej, jest spajana z gołą płytką krzemową „nośną”. Proces łączenia zasadniczo rozciąga płytkę urządzenia, zmuszając ją do dopasowania się do płytki nośnej. Usunięcie całej pierwotnej grubości krzemu z wyjątkiem około 500 nm – niezbędnej, aby umożliwić dostęp do warstwy urządzenia – łagodzi część powstałych naprężeń i pozwala warstwie urządzenia dopasować się do nowego podłoża.
Jednakże ostateczna topografia warstwy urządzenia zależy od dokładnej struktury obwodu i dlatego jest trudna do przewidzenia z góry. Osiągnięcie precyzji nakładki wymaganej w przypadku styków tylnych wymaga dokładnych pomiarów kształtu płytki i poprawek litograficznych pole po polu. Naoto Horiguchi, dyrektor programu ds. logiki i CMOS w firmie imec, powiedział, że w warunkach badawczych proces ten jest bardzo czasochłonny. Uważa, że w przypadku produkcji masowej branża będzie musiała zmniejszyć ilość zniekształceń i znaleźć skuteczniejszy sposób ich kompensowania.
Zarządzanie środkowym dielektrykiem
Nawiązanie kontaktu górnego urządzenia w CFET z dolną siecią energetyczną wymaga wytrawiania o wysokim współczynniku proporcji. Intel postrzega ten proces jako rozszerzenie swojego schematu PowerVia, a nie radykalną zmianę. Jednak w porównaniu z tranzystorami nanoarkuszowymi, CFET wymagają: środkowa warstwa dielektryczna w celu odizolowania NFET i PFET od siebie. W zależności od schematu integracji warstwę tę można utworzyć na początku, jako warstwę dielektryczną w obrębie heterostruktury Si/SiGe, która docelowo utworzy strukturę nanoarkusza. Alternatywnie, etap selektywnego trawienia i utleniania, który tworzy i izoluje nanoarkusze kanałowe, może również wytworzyć grubszy tlenek dla środkowej warstwy dielektrycznej. Jeśli środkowy dielektryk od początku jest częścią heterostruktury, wówczas proces głębokiego trawienia górnego styku urządzenia będzie musiał uwzględnić warstwę dielektryka. Jeśli dielektryk zostanie włożony później, będzie to wymagało dokładnej kontroli selektywności trawienia Si/SiGe.
Sekwencyjna integracja 3D proponuje bardziej wymagające i ambitne podejście do CFET, wymagające większej liczby zmian procesowych. Zaciera to granicę między procesem wytwarzania płytek a procesem pakowania, ponieważ płytki w sekwencyjnym stosie 3D mogą potencjalnie zawierać różne rodzaje elementów aktywnych lub mogą zawierać wyłącznie okablowanie i elementy pasywne. Przynajmniej w zasadzie możliwe byłoby poprowadzenie zasilania i sygnałów dla dolnych urządzeń do tylnej części dolnego płytki, a zasilanie i sygnały dla górnych urządzeń na górną stronę górnej płytki, powiedział Horiguchi. Jednak w praktyce ścisłe sprzężenie i połączenie bramka-bramka pomiędzy tranzystorami NFET i PFET jest niezbędne w ogniwie CFET.
Marko Radosavljevic, główny inżynier Intela, zauważył, że grubość środkowego dielektryka oddzielającego dwa tranzystory jest ograniczona przez inne aspekty projektu obwodu, takie jak pojemność i rozpraszanie mocy. Może wydawać się, że sekwencyjny proces 3D upraszcza produkcję, ale stosunkowo gruba środkowa warstwa dielektryka, którą wytworzy, może nie spełniać innych ograniczeń.
Pozbycie się ciepła
Po zbudowaniu CFET, monolitycznie lub sekwencyjnie, kolejnym poważnym problemem jest rozpraszanie ciepła. Na poziomie chipa moc tylna pomaga w rozpraszaniu ciepła. Grubsze linie zasilające mają mniejszą rezystancję i zapewniają ścieżkę termiczną do tylnej części urządzenia. Jednakże w każdym konkretnym miejscu ilość ogrzewania nadal zależy od obciążenia pracą i lokalnego środowiska. Warstwa dielektryczna oddzielająca urządzenie od tylnej strony stanowi barierę dla wymiany ciepła. Nawet jeśli całkowite odprowadzanie ciepła jest wystarczające, mogą pojawić się gorące punkty bez efektu rozprzestrzeniania ciepła przez podłoże krzemowe w masie. W pracy zaprezentowanej na grudniowym spotkaniu IEEE Electron Device Anabela Veloso i współpracownicy z Imec zauważyli, że wymiana SiO2 tlenek barierowy z SiN może poprawić rozprzestrzenianie się ciepła i zmniejszyć ryzyko powstawania gorących punktów.[3]
Zarządzanie odprowadzaniem ciepła z CFET jest wciąż w toku. Dodanie większej liczby nanoarkuszów zmniejsza gęstość prądu w każdej pojedynczej warstwie, zmniejszając w ten sposób nagrzewanie, ale także zwiększając pojemność. Fragmentacja kanału na równoległe nanoarkusze pogarsza rozpraszanie ciepła, ponieważ warstwy dielektryczne pomiędzy nimi stanowią barierę dla transportu ciepła. Chociaż zwiększenie liczby arkuszy zmniejsza gęstość prądu, prace zaprezentowane na sympozjum technologicznym VLSI w 2022 r. wykazały, że agresywne osadzanie się kamienia wiąże się ze znacznymi kosztami termicznymi. W symulacjach 3-arkuszowy CFET w węźle N2 wykazywał prawie dwukrotnie większe samonagrzewanie na poziomie urządzenia niż finFET N5.[4] Pozytywną stroną jest to, że część obszaru odzyskanego przez ułożenie tranzystorów w stosy można wykorzystać do poszerzenia kanałów CFET, ponownie zmniejszając gęstość prądu i nagrzewanie się.
Ostatnią kwestią jest hałas obwodu. Kobrinsky powiedział, że w obwodach z liniami zasilającymi umieszczonymi z przodu, linie energetyczne pomagają izolować linie sygnałowe od siebie, redukując przesłuchy. Architektura PowerVia firmy Intel zawiera ekrany akustyczne z przodu zamiast efektu izolującego.
Ostatecznie jednak zarówno linie sygnałowe, jak i zasilające będą musiały udać się na tył i na resztę obwodu. Wraz ze wzrostem gęstości obwodów problemem może stać się zatłoczenie.
Wnioski
Poza schematem integracji tranzystorów, zarówno zasilanie tylne, jak i struktury obwodów 3D poszerzają zestaw narzędzi projektowych. Tylna sieć energetyczna może zawierać elementy zabezpieczające przed wyładowaniami elektrostatycznymi lub elementy kondycjonujące moc. Jak poprzednio omówionemożna zastosować sekwencyjną integrację 3D w celu dodania elementów obliczeniowych zarówno powyżej, jak i poniżej warstwy tranzystora. Heterogeniczna platforma CMOS włączona do heterogenicznych schematów opakowań może być kolejnym krokiem w dążeniu branży do bardziej kompaktowych i wydajnych systemów.
Referencje
- Geert Hellings, Gaspard Hiblot i Julien Ryckaert, „Process Architecture Changes To Improve Power Delivery”, Krótki kurs IEDM 1, San Francisco, grudzień 2022 r.
- M. Kobrinsky i in., „Innowacje procesowe dla przyszłych węzłów technologicznych z dostarczaniem zasilania od tyłu i układaniem urządzeń 3D”, IEDM, San Francisco, 2023. DOI:10.1109/IEDM45741.2023.10413882
- Anabel Veloso i in., „Backside Power Delivery: Game Changer and Key Enabler of Advanced Logic Scaling and New STCO Opportunities”, IEDM, San Francisco, grudzień 2023 r. DOI: 10.1109/IEDM45741.2023.10413867
- B. Vermeersch i in., „Self-Heating in iN8–iN2 CMOS Logic Cells: Thermal Impact of Architecture (FinFET, Nanosheet, Forksheet and CFET) and Scaling Boosters”, Sympozjum IEEE 2022 na temat technologii i obwodów VLSI. DOI: 10.1109/VLSITechnology iCir46769.2022.9830228.
Powiązane artykuły
Budowanie CFET za pomocą monolitycznego i sekwencyjnego 3D
Korzyści obszarowe są znaczące ze względu na przyszłe zmniejszanie się liczby tranzystorów, ale wyzwania produkcyjne pozostają.
Czy CFET pomogą branży w pionie?
Układanie nMOS na urządzeniach pMOS jest możliwe przy użyciu przepływów monolitycznych lub sekwencyjnych. Każdy ma swoje zalety i wady.
Zasilanie z tyłu stwarza nowe problemy termiczne
Brak ekranowania, problemy z routingiem i nowe naprężenia mechaniczne mogą mieć szeroki wpływ na standardową konstrukcję ogniwa.
- Dystrybucja treści i PR oparta na SEO. Uzyskaj wzmocnienie już dziś.
- PlatoData.Network Pionowe generatywne AI. Wzmocnij się. Dostęp tutaj.
- PlatoAiStream. Inteligencja Web3. Wiedza wzmocniona. Dostęp tutaj.
- PlatonESG. Węgiel Czysta technologia, Energia, Środowisko, Słoneczny, Gospodarowanie odpadami. Dostęp tutaj.
- Platon Zdrowie. Inteligencja w zakresie biotechnologii i badań klinicznych. Dostęp tutaj.
- Źródło: https://semiengineering.com/powering-cfets-from-the-backside/
- :ma
- :Jest
- :nie
- $W GÓRĘ
- 1
- 10
- 2%
- 2022
- 2023
- 3d
- 4
- a
- O nas
- powyżej
- dostęp
- Konto
- osiągnięcia
- aktywny
- Dodaj
- dodanie
- Dodaje
- awansować
- zaawansowany
- oddziaływać
- ponownie
- agresywny
- AL
- wyrównanie
- Wszystkie kategorie
- dopuszczać
- Pozwalać
- pozwala
- prawie
- sam
- również
- ambitny
- ilość
- an
- i
- każdy
- zjawić się
- podejście
- architektura
- architektur
- SĄ
- POWIERZCHNIA
- argumentował
- AS
- aspekt
- aspekty
- At
- atrakcyjny
- dostępny
- b
- z powrotem
- bariera
- na podstawie
- BE
- bo
- stają się
- Początek
- jest
- uważa,
- poniżej
- ben
- Korzyści
- Ulepsz Swój
- pomiędzy
- Duży
- Najwyższa
- Rozmycie
- wolnocłowy
- BOOSTERY
- obie
- Dolny
- Pudełko
- szeroki
- objętość
- biznes
- ale
- by
- CAN
- zdolny
- ostrożny
- komórka
- Komórki
- wyzwanie
- wyzwania
- wyzwanie
- zmiana
- Changer
- Zmiany
- Kanał
- kanały
- żeton
- obwód
- scalone
- Zamknij
- koledzy
- kompaktowy
- porównywalny
- kompensować
- kompletny
- składniki
- Troska
- Konferencja
- przekrwienie
- Podłączanie
- połączenie
- połączenia
- Łączność
- Wady
- wynagrodzenie
- ograniczony
- Ograniczenia
- zbudowany
- czasochłonne
- skontaktuj się
- łączność
- zawierać
- kontrola
- Korekty
- Koszty:
- mógłby
- kurs
- Stwórz
- stworzony
- tworzy
- Aktualny
- głęboko
- dostawa
- wykazać
- gęstość
- W zależności
- zależy
- Wnętrze
- projektanci
- oprogramowania
- urządzenie
- urządzenia
- różne
- trudny
- Wymiary
- kierować
- Dyrektor
- zniekształcenie
- do
- robi
- Podwójna
- na dół
- Spadek
- E i T
- każdy
- efekt
- wydajny
- bądź
- Elementy
- eliminuje
- powstanie
- aktywator
- inżynier
- Środowisko
- wyobrażać sobie
- wyobrażenia
- niezbędny
- istotnie
- Parzyste
- ewolucja
- dokładny
- wyłącznie
- Rozszerzać
- wyjaśnione
- Ekspozycja
- rozbudowa
- ekstrakcja
- skrajny
- FAIL
- facet
- kilka
- Figa
- wypełniać
- finał
- Znajdź
- i terminów, a
- pięć
- Przepływy
- Ślad stopy
- W razie zamówieenia projektu
- zmuszając
- Nasz formularz
- podział
- Francisco
- od
- z przodu
- dalej
- fuzja
- przyszłość
- Technologia przyszłości
- Wzrost
- gra
- game-changer
- otrzymać
- Go
- Krata
- Zarządzanie
- miał
- Pół
- Have
- he
- wysokość
- pomoc
- pomaga
- Wysoki
- Jednak
- HTTPS
- IEEE
- if
- Rezultat
- realizacja
- podnieść
- in
- włączać
- Rejestrowy
- zawiera
- Zwiększenia
- wzrastający
- przyrostowe
- indywidualny
- przemysł
- przemysłu
- innowacje
- integrować
- integracja
- Intel
- najnowszych
- Izoluje
- problem
- problemy
- IT
- JEGO
- samo
- konserwacja
- Klawisz
- rodzaje
- duży
- później
- warstwa
- nioski
- najmniej
- Długość
- mniej
- poziom
- lubić
- Prawdopodobnie
- Linia
- linie
- miejscowy
- lokalizacja
- logika
- Partia
- robić
- produkcja
- Masa
- Maksymalna szerokość
- Może..
- Pomiary
- mechaniczny
- Poznaj nasz
- Spotkanie
- metal
- Środkowy
- może
- Monolityczny
- jeszcze
- bardziej wydajny
- większość
- przeniesienie
- prawie
- niezbędny
- Potrzebować
- wymagania
- Nowości
- Następny
- węzeł
- węzły
- Hałas
- zauważyć
- numer
- zauważony
- of
- on
- Szanse
- Opcje
- or
- oryginalny
- Inne
- na zewnątrz
- ogólny
- opakowania
- Parallel
- część
- szczególny
- pasywny
- ścieżka
- Smoła
- Platforma
- plato
- Analiza danych Platona
- PlatoDane
- pozytywny
- możliwy
- potencjalnie
- power
- Sieć energetyczna
- Zasilanie
- praktyka
- Detaliczność
- przewidzieć
- przedstawione
- prezydent
- poprzednio
- Główny
- zasada
- prawdopodobnie
- wygląda tak
- produkować
- Produkcja
- Program
- Postęp
- progresja
- proponuje
- PROS
- ochrona
- zapewniać
- poszukiwanie
- radykalny
- Kolej
- Szyny
- raczej
- stosunek
- dosięgnąć
- Odzyskuje
- zmniejszyć
- zmniejsza
- redukcja
- względny
- stosunkowo
- Relax
- zrelaksowany
- pozostawać
- usuwanie
- wymagać
- wymagany
- Wymaga
- Badania naukowe
- Odporność
- REST
- wynikły
- Efekt
- rewolucyjny
- Pozbyć się
- Ryzyko
- droga
- Pokój
- Routing
- run
- działa
- Powiedział
- taki sam
- San
- San Francisco
- Oszczędności
- skalowaniem
- schemat
- systemy
- widzieć
- selektywny
- sprzedać
- rozsadzający
- poważny
- w panelu ustawień
- ciężki
- Shape
- pościel
- Short
- pokazał
- bok
- Signal
- Sygnały
- znaczący
- Krzem
- upraszcza
- upraszczać
- symulacje
- pojedynczy
- SIX
- mniejszy
- So
- rozwiązanie
- kilka
- Źródło
- Typ przestrzeni
- specyficzny
- Rozpościerający się
- stos
- ułożone w stos
- układanie w stosy
- Półki na książki
- standard
- Ewolucja krok po kroku
- Nadal
- stres
- Struktura
- Struktury
- Podłoże
- wystarczający
- wsparcie
- Sympozjum
- systemy
- Techniki
- Technologia
- Rozwój technologii
- niż
- że
- Połączenia
- Strefa
- ich
- następnie
- Tam.
- a tym samym
- w związku z tym
- termiczny
- to
- Tomasz
- tych
- chociaż?
- trzy
- Przez
- czas
- do
- narzędzie
- Top
- utworów
- przenieść
- transportu
- Dwa razy
- drugiej
- Ostatecznie
- posługiwać się
- używany
- zastosowania
- za pomocą
- pionowy
- pionowo
- początku.
- wice
- Wiceprezes
- widoki
- Droga..
- DOBRZE
- jeśli chodzi o komunikację i motywację
- czy
- który
- Podczas
- szerszy
- będzie
- w
- w ciągu
- bez
- Praca
- by
- zefirnet